欢迎访问ic37.com |
会员登录 免费注册
发布采购

TSB41AB2PAP 参数 Datasheet PDF下载

TSB41AB2PAP图片预览
型号: TSB41AB2PAP
PDF下载: 下载PDF文件 查看货源
内容描述: IEEE 1394A -2000双端口电缆TRANSCEVER /仲裁器 [IEEE 1394a-2000 TWO-PORT CABLE TRANSCEVER/ARBITER]
分类和应用: 线路驱动器或接收器驱动程序和接口接口集成电路PC
文件页数/大小: 50 页 / 688 K
品牌: TI [ TEXAS INSTRUMENTS ]
 浏览型号TSB41AB2PAP的Datasheet PDF文件第5页浏览型号TSB41AB2PAP的Datasheet PDF文件第6页浏览型号TSB41AB2PAP的Datasheet PDF文件第7页浏览型号TSB41AB2PAP的Datasheet PDF文件第8页浏览型号TSB41AB2PAP的Datasheet PDF文件第10页浏览型号TSB41AB2PAP的Datasheet PDF文件第11页浏览型号TSB41AB2PAP的Datasheet PDF文件第12页浏览型号TSB41AB2PAP的Datasheet PDF文件第13页  
TSB41AB2 , TSB41AB2I
IEEE 1394A 2000双端口电缆
收发器/仲裁器
SLLS424G - 2000年6月 - 修订2004年12月
终端功能(续)
终奌站
名字
R0
R1
RESET
40
41
53
TYPE
BIAS
I / O
描述
电流设定电阻端子。这些终端通过一个外部电阻器来连接
设置内部工作电流和电缆驱动器的输出电流。 6.34千欧的电阻
±1.0%
是必需的,以满足IEEE标准1394-1995的输出电压的限制。
逻辑复位输入。声称该终端的低复位内部逻辑。内部上拉电阻
到VDD是如此只提供了一个外部延迟电容是需要适当的加电操作
(见
上电复位
在应用信息部分) 。 RESET端也
集成了一个内部下拉时, PD输入为高电平而被激活。该输入
否则标准的逻辑输入,并且还可以通过一个漏极开路型驱动器来驱动。
测试控制输入。该输入用于在制造TSB41AB2的测试。对于正常使用本
终端可以连接到GND通过一个1kΩ下拉电阻,或者它可以直接连接到GND 。
测试控制输入。该输入用于在制造TSB41AB2的测试。对于正常使用本
端应该连接到GND 。
系统时钟输出。提供了一个49.152 MHz的时钟信号,数据传输同步,以
的有限责任公司。
测试控制输入。该输入用于在制造TSB41AB2的测试。对于正常使用本
端应该连接到VDD通过一个1kΩ电阻。
双绞线差分信号端子。每对正板上的走线和
负差动信号端子应保持一致,并尽可能地短于
外部负载电阻器和所述线缆连接器。对于未使用的端口, TPA +和TPA-可
敞开。
双绞线电缆B差分信号端子。每对正板上的走线和
负差动信号端子应保持一致,并尽可能地短于
外部负载电阻器和所述线缆连接器。对于每一个未使用的端口, TPB +和TPB-
终端可以连在一起,然后连接到地通过一个1kΩ电阻或TPB +
和TPB-端子可连接到所建议的终端网络。
双绞线偏置输出。这提供了所需的适当的1.86 -V的标称偏置电压
双绞线电缆驱动器和接收器的操作,以及用于把信号发送给远程节点
有有源电缆连接。要这些终端,除了未使用的端口,
去耦用1 μF的电容到地。对于未使用的端口,该终端可保持
悬空。
晶体振荡器的输入。这些终端连接到24.576 MHz的并联谐振根本
模式的结晶。对于外部并联电容的最佳值依赖于
所使用的晶体的规范(见
晶体的选择
在应用信息部分) 。
当外部时钟源,十一应该是输入和XO应保持开放,
该装置脱离复位前的时钟必须提供。
CMOS
I
SE
SM
系统时钟
TESTM
TPA0+
TPA1+
TPA0−
TPA1−
TPB0+
TPB1+
TPB0−
TPB1−
TPBIAS0
TPBIAS1
28
29
2
27
37
46
36
45
35
44
34
43
38
47
CMOS
CMOS
CMOS
CMOS
电缆
电缆
电缆
电缆
电缆
I
I
O
I
I / O
I / O
I / O
I / O
I / O
XI
XO
59
60
水晶
注:强烈建议连接到VDD信号使用1 kΩ电阻(最小) 。直接将信号到VCC ,可能导致静电放电故障。
信号连接到地,可以直接绑定。
邮政信箱655303
达拉斯,德克萨斯州75265
9