介绍
表2-2 。信号说明（续）
终奌站
名字
A0−A15
D0−D15
I / O
†
I
I / O
描述
主机接口引脚
这些引脚可用于通过HPI以解决内部存储器时HPI16引脚为高电平。
这些引脚可用于读/通过HPI写入内部存储器时HPI16引脚为高电平。在16
数据管脚， D0到D15，被多路复用到核心CPU和外部数据/程序之间传送数据
存储器， I / O设备，或HPI在16位模式。数据总线被放置在高阻抗状态时，不
输出或者RS或HOLD断言。数据总线也进入高阻抗状态时，
OFF为低。
数据总线包括总线持有者，以减少所造成的浮动的，未使用的引脚的静态功耗。
巴士持有者也省去了对未使用引脚的外部偏置电阻。当数据总线是
不被驱动，由DSP ，总线持有者保持销在该最近一次驱动的逻辑电平。
DSP的数据总线持有人在复位禁用，并通过的波黑位可以启用/禁用
BSCR 。
HD0−HD7
I / O / Z
并行的双向数据总线。这些引脚也可以用作通用I / O引脚，当HPI16销
高。 HD0 -HD7被放置在高阻抗状态时不输出的数据或者当OFF为低。该
HPI数据总线包括总线持有人减少因浮动的，未使用引脚的静态功耗。当
HPI的数据总线没有被驱动，由DSP ，总线支架保持的引脚的逻辑电平，这是最
最近推动的。在HPI数据总线持有人在复位无效，并可以启用/通过HBH位残疾人
的BSCR 。
控制输入。这些输入中选择一个主机来访问的三个HPI寄存器之一。 （上拉只有当启用
HPIENA = 0， HPI16 = 1）
字节识别输入。识别传输的第一个或第二个字节。 （上拉只有当启用HPIENA = 0 ，无效的
当HPI16 = 1）
片选输入。该引脚选择输入的HPI ，并在访问必须被拉低。
（上拉只有当启用HPIENA = 0 ，或HPI16 = 1 ）
数据选通输入。这些引脚由主机驱动的读写选通控制传输。
（上拉只有当启用HPIENA = 0 ）
地址选通输入。地址选通输入。主机与复用的地址和数据引脚需要这种投入，
到锁存器中的HPIA寄存器中的地址。 （上拉，才启用时HPIENA = 0 ）
读/写输入。此输入控制一个HPI传输的方向。 （上拉只有当启用HPIENA = 0 ）
准备好输出。就绪输出通知主机时， HPI准备好下一次传输。 HRDY进入
所述高阻抗状态时， OFF为低。
中断输出。此输出用于中断主机。当DSP处于复位状态，该信号为
高
.
提示也可以用于定时器1输出（ TOUT1 ） ，当HPI被禁用
.
该信号进入
高阻抗状态时，关闭低。 （无效时HPI16 = 1 ）
HPI使能输入。该引脚必须直接连接到DV
DD
使HPI 。内部下拉电阻
总是积极的HPIENA引脚进行采样RS的上升沿。如果HPIENA处于打开状态或驱动为低电平
复位期间， HPI模块被禁止。一旦HPI被禁用， HPIENA引脚，直到DSP无影响
被复位。
HPI 16位选择引脚。该引脚必须直接连接到DV
DD
让HPI16模式。该输入引脚具有
内部下拉电阻，它始终处于活动状态。如果HPI16处于打开状态或驱动为低电平， HPI16模式将被禁用。
在非复用模式可以有独立的地址/数据总线主机访问HPI地址范围
通过16个地址引脚A0 -A15 。 16位的数据也通过销D0 -D15访问。主机与DSP和
不支持DSP到主机的中断。没有HPIC和HPIA登记在非复
模式，因为有可HCNTRL0,1信号。
HCNTL0
HCNTL1
HBIL
HCS
HDS1
HDS2
有
HR / W
HRDY
提示
I
I
I
I
I
I
O / Z
O / Z
HPIENA
I
HPI16
I
†
I =输入， O =输出，Z =高阻抗，S =电源
2001年11月
−
修订后的2004年4月
SPRS007D
21
TI [ TEXAS INSTRUMENTS ]
