电气规格
5.15.2
HPI16模式
表5-35和表5-36假设检验在推荐的工作条件和P = 0.5 *处理器
时钟（见图5-32至图5-34 ） 。在以下表格中， DS指的HCS的逻辑或，
HDS1 ，和HDS2和HD是指任何的HPI的数据总线管脚（ HD0 ， HD1 ， HD2的，等等）。这些定时为
示假设HDS是控制传输信号。见
TMS320C54x系列DSP参考集，
第5卷：增强型外设
（文献编号SPRU302 ）了解更多信息。
表5-35 。 HPI16模式时序要求
民
t
SU（ HBV- DSL ）
t
H（ DSL - HBV）
t
SU（ HAV - DSH ）
t
SU（ HAV - DSL ）
t
H（ DSH- HAV ）
t
瓦特（ DSL）的
t
W（ DSH ）
安装的时候， HR / W DS有效下降之前，边缘
保持时间， HR / W有效DS下跌后缘
建立时间，地址DS之前有效上升沿（写）
建立时间，有效解决之前， DS的下降沿（读）
保持时间后， DS上升沿有效解决
脉冲持续时间， DS低
脉冲持续时间， DS高
不带DMA活动内存访问
活动。
t
C（ DSH- DSH ）
周期时间， DS上升沿
与16位DMA活动的内存访问。
16-bit
活动
下一个DS的上升沿
与32位DMA活动的内存访问。
32-bit
活动
t
SU（ HDV - DSH ）W，
t
H（ DSH - HDV ）W，
建立时间， HD有效之前， DS的上升沿
保持时间， HD有效后DS的上升沿，写
读和写
写到
读和写
写到
读和写
写到
6
5
5
−(4P −
6)
1
30
10
10P + 30
10P + 10
16P + 30
16P + 10
24P + 30
24P + 10
8
2
ns
ns
ns
最大
单位
ns
ns
ns
ns
ns
ns
ns
104
SPRS007D
2001年11月
−
修订后的2004年4月
TI [ TEXAS INSTRUMENTS ]
