电气规格
5.15主机端口接口时序
5.15.1
HPI8模式
表5-33和表5-34假设检验在推荐的工作条件和P = 0.5 *处理器
时钟(见图5-28至图5-31 ) 。在以下表格中, DS指的HCS的逻辑或,
HDS1 ,和HDS2 。 HD是指任何的HPI的数据总线管脚( HD0 , HD1 , HD2的等)
.
民政事务总署看台上的HCNTL0 ,
HCNTL1 ,和HR / W 。
表5-33 。 HPI8模式时序要求
民
t
SU( HBV- DSL )
t
H( DSL - HBV)
t
SU( HSL - DSL )
t
瓦特( DSL)的
t
W( DSH )
t
SU( HDV - DSH )
t
H( DSH - HDV )W,
t
SU( GPIO - COH )
t
H( GPIO - COH )
建立时间, HBIL有效之前DS低( HAS时不使用) ,或者HBIL有效前已
低
保持时间, HBIL有效后DS低( HAS时不使用) ,或者HBIL有效后低
建立时间,低DS前低
脉冲持续时间, DS低
脉冲持续时间, DS高
建立时间, HD之前DS高, HPI写入有效
保持时间, HD后DS高, HPI写入有效
建立时间, HDx扩展输入有效的前CLKOUT高, HDx扩展配置为通用输入
保持时间, HDx扩展输入有效的前CLKOUT高, HDx扩展配置为通用输入
6
3
8
13
7
3
2
3
0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
100
SPRS007D
2001年11月
−
修订后的2004年4月