TMS320VC5402
定点数字信号处理器
SPRS079E - 1998年10月 - 修订2000年8月
终端功能（续）
终奌站
名字
TYPE †
描述
振荡器/定时器信号的
CLKOUT
CLKMD1
CLKMD2
CLKMD3
O / Z
主时钟输出信号。 CLKOUT周期在CPU的机器周期的速率。内部机器周期
通过该信号的上升沿为界。 CLKOUT也进入高阻状态时，关闭低。
时钟模式选择信号。这些输入选择时钟发生器复位后进行初始化的模式。该
CLKMD1 - CLKMD3的逻辑电平被锁存，当复位引脚为低电平时，并且时钟模式寄存器被初始化
到所选择的模式。复位后，时钟模式可以通过软件来改变，但时钟模式选择
信号没有任何影响，除非设备被再次复位。
振荡器的输入。这是输入到芯片上的振荡器。
X2/CLKIN
I
如果内部振荡器不使用时， X2 / CLKIN的函数作为时钟输入，并且可以通过一个外部时钟驱动
源。 ‡
输出引脚的内部振荡器的晶体。
X1
O
如果不使用内部振荡器， X1悬空。 X1并没有进入高阻抗状态
当OFF为低。 ‡
定时器0的输出。 TOUT0信号的脉冲时的片上定时器0递减计数过去为零。脉冲是一个CLKOUT
周宽。 TOUT0也进入高阻抗状态时， OFF为低。
定时器输出。 TOUT1信号的脉冲时，芯片上的定时器1进行倒计时过去为零。脉搏是
CLKOUT周期宽。该TOUT1输出复用HPI的HINT引脚，并且仅当
在HPI被禁用。 TOUT1也进入高阻抗状态时， OFF为低。
多通道缓冲串行端口的信号
BCLKR0
BCLKR1
BDR0
BDR1
BFSR0
BFSR1
BCLKX0
BCLKX1
BDX0
BDX1
BFSX0
BFSX1
I / O / Z
I
I / O / Z
接收时钟输入。 BCLKR可以被配置为输入或输出;它被配置为输入以下
复位。 BCLKR用作用于缓冲串行端口接收的串行移位时钟。
串行数据接收输入
帧同步脉冲的输入。 BFSR可以被配置为输入或输出;它被配置
作为输入下面的复位。该BFSR脉冲启动了BDR接收数据的过程。
传输时钟。 BCLKX用作McBSP的发送器的串行移位时钟。 BCLKX可以被配置为
输入或输出;它被配置为输入以下复位。 BCLKX进入高阻状态时，
关变低。
串行数据传输的输出。 BDX被放置在高阻抗状态时不进行发射，当RS是
置时，或者当关低。
帧同步脉冲用于发射的输入/输出。该BFSX脉冲启动发送数据的过程。 BFSX
可以被配置为输入或输出;它被配置为输入以下复位。 BFSX进入
高阻抗状态时，关闭低。
杂项信号
NC
无连接
HOST -PORT接口信号
并行双向数据总线。在HPI数据总线使用的主机设备总线与交换信息
HPI寄存器。这些引脚也可以用作通用I / O引脚。 HD0 -HD7被放置在
当不输出数据或当OFF为低高阻抗状态。在HPI数据总线包括总线持有人
减少因浮动，未使用引脚的静态功耗。当HPI数据总线没有被驱动
由“ 5402 ，总线持有人保持引脚在先前的逻辑电平。在HPI数据总线持有人将被禁用
复位时，可启用/通过BSCR的HBH位残疾人。
控制权。 HCNTL0和HCNTL1选择一个主机来访问的三个HPI寄存器之一。控制输入有
内部上拉电阻只有在启用时HPIENA = 0 。
I
TOUT0
O / Z
TOUT1
O / Z
I / O / Z
O / Z
I / O / Z
HD0–HD7
I / O / Z
HCNTL0
HCNTL1
I
† I =输入， O =输出， Z =高阻抗， S =电源
的“ 5402 ‡所有版本可与外部时钟源进行操作，提供了正确的电压电平驱动的X2 / CLKIN
引脚。但是应当注意的是，在X2 / CLKIN引脚被引用到设备1.8V电源电压（ CVDD ） ，而不是3V I / O电源（ DVDD ） 。
请参阅本文档为X2 / CLKIN引脚允许的电压电平推荐工作条件部分。
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
9
TI [ TEXAS INSTRUMENTS ]
