TMS320LF2407A ， TMS320LF2406A ， TMS320LF2403A ， TMS320LF2402A
TMS320LC2406A ， TMS320LC2404A ， TMS320LC2403A ， TMS320LC2402A
DSP控制器
SPRS145K
−
2000年7月
−
修订后的2005年8月
引脚功能（续）
†‡
（续）
2403A,
LC2402A
(64-PAG)
和
2402A
(64-PG)
37
PLL环路滤波器的输入2
闪存编程电压引脚。该引脚必须连接到
5 V电源的闪存编程。闪存不能
编程如果此引脚连接到GND 。当不
编程闪存（即在正常的设备操作）
该引脚可以保持连接到5V电源，也可以
连接到GND 。该引脚不能悬空在任何时间。办
不使用同系列的5 - V电源的任何限流电阻
该引脚上。该引脚是“无连接” （ NC）在ROM的部分（即，
该管脚没有连接到任何电路器件内部） 。
此引脚连接到5V或任由没什么区别
在ROM的部分。
测试引脚1 。
不要连接。
测试引脚2 。
不要连接。
分支控制输入。生物是通过轮询
BCND PMA ， BIO
指令。如果BIO低，执行的一个分支。如果生物没有被使用，
它应该被拉高。该引脚被配置为分支
所有器件复位控制输入。它可以用于为GPIO，如果
不被用作分支控制输入。 （ ↑ ）
仿真器的I / O ＃ 0与内部上拉电阻。当TRST被驱动至高电平，
该引脚用作中断或从仿真器系统
和被定义为输入/输出通过JTAG扫描。 （ ↑ ）
仿真器引脚1仿真器引脚1禁止所有输出。当TRST
被驱动为高， EMU1 /关被用作中断或从
仿真器系统，并且被定义为输入/输出通过
JTAG扫描。当TRST被驱动为低电平时，此引脚配置为
OFF 。 EMU1 / OFF ，低电平有效时，将所有输出驱动器的
高阻抗状态。需要注意的是关专门用于
测试和仿真的目的（不适用于多
应用程序）。因此，为OFF状态时，下面的
适用于：
TRST = 0
EMU0 = 1
EMU1 / OFF = 0 （ ↑ ）
JTAG测试时钟与内部上拉
(↑)
引脚名称
LF2407A
(144-PGE)
2406A
(100-PZ)
LC2404A
(100-PZ)
描述
振荡器， PLL ， FLASH ，引导和杂项（续）
PLLF2
10
8
8
V
CCP
(5V)
58
40
40
60
TP1
TP2
60
63
42
44
42
44
61
62
BIO/IOPC1
119
85
85
仿真和测试
EMU0
90
61
61
7
EMU1/OFF
91
62
62
8
TCK
†
‡
135
94
94
29
粗体，斜体引脚名
表示在复位后引脚功能。
GPIO
−
通用输入/输出引脚。所有的GPIO拿出复位后输入。
§
强烈推荐V
CCA
从数字电源电压（和V分离
SSA
从数字接地），以保持规定的精度
并提高了ADC的噪声抑制能力。
¶
仅当以下所有条件均满足： EMU1 / OFF为低， TRST低， EMU0是高
#
无电源引脚（V ，V
DD DDO
, V
SS
或V
SSO
）应悬空。所有的电源引脚都必须进行适当的连接正确
设备的操作。
图例：
↑
−
内部上拉
↓
−
内部下拉
（典型的有源上拉/下拉值
±16 µA.)
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
15
TI [ TEXAS INSTRUMENTS ]
