SPRS174S - 2001年4月 - 修订2011年3月
www.ti.com
4.7
串行外设接口（ SPI）模块
在F281x芯片和C281x器件包括四引脚串行外设接口（ SPI ）模块。 SPI是一个
高速，同步串行I / O端口，它允许编程长度的串行位流（ 1到
16比特） ，以在一个可编程的位传输速率被移入和移出器件。通常， SPI的
用于DSP控制器和外部外设或者其它处理器之间的通信。
典型的应用包括从诸如移位寄存器设备的外部I / O或扩张外周血管，
显示驱动器和ADC 。多设备通信通过主/从操作支持
SPI的。
SPI模块的功能包括：
•两个外部引脚
- SPISOMI ： SPI从机输出/主输入引脚
- SPISIMO ： SPI从输入/主输出引脚
- SPISTE ： SPI从机发送使能引脚
- SPICLK ： SPI串行时钟引脚
注意：
所有四个引脚可以用作GPIO ，如果不使用SPI模块。
•两种操作模式：主从
•波特率： 125种不同的可编程速率
波特率
=
LSPCLK
（ SPIBRR
+
1)
LSPCLK
4
当SPIBRR
¹
0
当SPIBRR
=
0, 1, 2, 3
=
•
•
•
•
•
串行端口性能是由I / O缓冲器的切换速度的限制。内部预分频器必须被调整
这样的圆周速度小于所述的I / O缓冲器速度限制- 20MHz的最大值。
数据字长：一个16位数据
四个时钟方案（由时钟极性和时钟相位位控制）包括：
- 下降沿无相位延迟： SPICLK高电平有效。 SPI上的下降沿发送数据
SPICLK信号，并接收在SPICLK信号的上升沿数据。
- 下降沿相位延时： SPICLK高电平有效。 SPI发送的数据的一个半周期提前
落入SPICLK信号的边缘，并且接收在SPICLK信号的下降沿数据。
- 上升沿无相位延迟： SPICLK低电平无效。 SPI上的上升沿发送数据
SPICLK信号，并接收在SPICLK信号的下降沿数据。
- 上升沿与相位延迟： SPICLK低电平无效。 SPI发送的数据的一个半周期提前
落入SPICLK信号的边缘，并且接收在SPICLK信号的上升沿数据。
同时接收和发送操作（发送功能可以在软件中禁用）
发射器和接收器操作或者通过中断驱动或者轮询来实现
算法。
九SPI模块控制寄存器：位于控制寄存器帧起始地址为7040h 。
注意：
在此模块中的所有寄存器都是连接到外设帧2.当16位寄存器
一个寄存器被访问时，该寄存器的数据中的低位字节（ 7-0 ） ，和高字节（ 15-8）被读作
零。写入高位字节没有效果。
增强功能：
• 16级发送/接收FIFO
•延迟发送控制
80
外设
版权所有© 2001-2011 ，德州仪器
产品文件夹链接（ S） ：
TI [ TEXAS INSTRUMENTS ]
