TMS320F240
DSP控制器
SPRS042E - 1996年10月 - 修订2002年11月
终端功能（续）
终奌站
名字
号
TYPE †
描述
串行外设接口（ SPI ）和位I / O引脚
SPISIMO / IO
SPISOMI / IO
SPICLK / IO
SPISTE / IO
45
48
49
51
I / O
I / O
I / O
I / O
SPI从机，主机输出或通用双向I / O 。该引脚被配置为数字
所有器件复位输入。
SPI从机出来，大师，或通用双向I / O 。该引脚被配置为数字
所有器件复位输入。
SPI时钟或通用双向I / O 。这个引脚配置为所有数字输入
设备重置。
SPI从机发送使能（可选） ，或通用双向I / O 。这个引脚配置
由于所有设备的复位数字输入。
信号的比较
PWM1/CMP1
PWM2/CMP2
PWM3/CMP3
PWM4/CMP4
PWM5/CMP5
PWM6/CMP6
94
95
96
97
98
99
比较或PWM输出。这些引脚的状态由比较/ PWM确定，
全部动作控制寄存器（ ACTR ） 。 CMP1 ， CMP6进入高阻状态时，非
蒙面PDPINT变为低电平。
通电之后和PORESET是高时，PWM / CMP引脚为高阻抗，一旦
内部时钟是稳定的（参见图31和图32）。
中断和信号的杂项
RS
35
I / O
复位输入。 RS使TMS320F240终止执行，并设置PC = 0。当RS
被带到一个较高的水平，开始执行在程序存储器的位置零。 RS影响（或
台零）各种寄存器和状态位。
MP / MC （微处理器/微）选择。如果MP / MC为低电平时，内部程序存储器
选择。如果是高，外部程序存储器被选中。
不可屏蔽中断。当NMI被激活时，该装置不考虑状态的中断
状态寄存器的INTM位。 NMI具有可编程的极性。
上电复位。 PORESET使TMS320F240终止执行并设置PC = 0 。
当PORESET被带到一个较高的水平，开始执行程序的位置零
内存。 PORESET影响（或设置为零）相同的寄存器和状态位为RS 。此外
化， PORESET初始化PLL控制寄存器。
外部用户中断没有。 1
外部用户中断没有。 2.通用双向I / O 。该引脚被配置为
所有器件复位数字输入。
外部用户中断没有。 3.通用双向I / O 。该引脚被配置为
所有器件复位数字输入。
可屏蔽的功率驱动保护中断。如果PDPINT不被屏蔽，它变为低电平时，
定时器比较输出立即到高阻抗状态。
时钟信号
PLL振荡器的输出。 XTAL2被绑定到一个参考晶体的一侧上时，该设备是在锁相环
模式（ CLKMD [1：0 ] = 1× ， CKCR0.7-6 ） 。该引脚可以悬空振荡器旁路
模式（ OSCBYP
≤
VIL ） 。该引脚变为在高阻抗状态时， EMU1 / OFF为主动
低。
PLL的振荡器输入。 XTAL1 / CLKIN被拴在PLL模式下的参考晶体的一面
（ CLKMD [1：0 ] = 1× ， CKCR0.7-6 ） ，或者被连接到振荡器的外部时钟源
旁路模式（ OSCBYP
≤
VIL ） 。
旁路片上振荡器，如果低
O / Z
MP / MC
NMI
37
40
I
I
PORESET
41
I
XINT1
XINT2/IO
XINT3/IO
PDPINT
53
54
55
52
I
I / O
I / O
I
XTAL2
57
O
XTAL1/CLKIN
58
我/ Z
OSCBYP
56
I
† I =输入， O =输出， Z =高阻抗
8
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
TI [ TEXAS INSTRUMENTS ]
