TMS320F2809 ， TMS320F2808 ， TMS320F2806
TMS320F2802 ， TMS320F2801
TMS320C2802 ， TMS320C2801以及TMS320F2801x的DSP
SPRS230J - 2003年10月 - 修订2007年9月
www.ti.com
4.9
串行外设接口（SPI ）模块（ SPI -A中， SPI- B中， SPI- C， SPI- D）的
280x器件包括四引脚串行外设接口（ SPI ）模块。多达四个SPI模块
（SPI -A中， SPI- B中， SPI -C和SPI- D）是可用的。 SPI是一个高速，同步串行I / O端口
允许编程的长度（ 1到16位）的串行比特流被移入和移出的
装置在一个可编程的位传输速率。通常， SPI用于之间的通信
DSP控制器和外部外设或者其它处理器。典型应用包括外部I / O或
通过诸如移位寄存器，显示驱动器，和ADC等器件的外设扩展。多设备
通信由SPI的主/从操作的支持。
SPI模块的功能包括：
•
两个外部引脚
- SPISOMI ： SPI从机输出/主输入引脚
- SPISIMO ： SPI从输入/主输出引脚
- SPISTE ： SPI从机发送使能引脚
- SPICLK ： SPI串行时钟引脚
注：所有四个引脚可以用作GPIO ，如果不使用SPI模块。
•
两种操作模式：主从
波特率： 125个不同的编程速度。
波特率=
波特率=
LSPCLK
（ SPIBRR
)
1)
LSPCLK
4
当SPIBRR = 3 127
当SPIBRR = 0,1,2
•
•
•
•
•
数据字长：一个16位数据
四个时钟方案（由时钟极性和时钟相位位控制）包括：
- 下降沿无相位延迟： SPICLK高电平有效。 SPI上的下降沿发送数据
SPICLK信号，并接收在SPICLK信号的上升沿数据。
- 下降沿相位延时： SPICLK高电平有效。 SPI发送的数据的一个半周期提前
落入SPICLK信号的边缘，并且接收在SPICLK信号的下降沿数据。
- 上升沿无相位延迟： SPICLK低电平无效。 SPI上的上升沿发送数据
SPICLK信号，并接收在SPICLK信号的下降沿数据。
- 上升沿与相位延迟： SPICLK低电平无效。 SPI发送的数据的一个半周期提前
落入SPICLK信号的边缘，并且接收在SPICLK信号的上升沿数据。
同时接收和发送操作（发送功能可以在软件中禁用）
发射器和接收器操作或者通过中断驱动或者轮询来实现
算法。
九SPI模块控制寄存器：位于控制寄存器帧起始地址为7040h 。
记
在此模块中的所有寄存器都是连接到外设帧2个16位寄存器。
当一个寄存器被访问时，该寄存器的数据中的低位字节（ 7-0 ） ，与上
字节（ 15-8 ）被读作零。写入高位字节没有效果。
增强的功能：
•
16级发送/接收FIFO
•
推迟发射控制
SPI端口的操作配置和控制中列出的寄存器
76
外设
TI [ TEXAS INSTRUMENTS ]
