TMS320F2809 ， TMS320F2808 ， TMS320F2806
TMS320F2802 ， TMS320F2801
TMS320C2802 ， TMS320C2801以及TMS320F2801x的DSP
SPRS230J - 2003年10月 - 修订2007年9月
www.ti.com
表6-21 。 HALT模式开关特性
参数
t
D（ IDLE - XCOL ）
t
p
延迟时间， IDLE指令被执行到XCLKOUT低
PLL锁定时间
延迟时间， PLL锁定程序执行的简历
•
从闪存醒来
- 在睡眠状态的闪存模块
•
从SARAM醒来
民
32t
C（ SCO ）
典型值
最大
45t
C（ SCO ）
131072t
C（ OSCCLK ）
1125t
C（ SCO ）
35t
C（ SCO ）
单位
周期
周期
周期
周期
t
D（ WAKE - HALT ）
(A)
(B)
设备
状态
冲洗管道
(C)
(D)
停止
停止
PLL锁定时间
唤醒延迟
(E)
(F)
(G)
正常
执行
GPIOn
t
D（ WAKE - HALT ）
t
W（ WAKE - GPIO ）
X1/X2
或XCLKIN
振荡器起振时间
XCLKOUT
t
D（ IDLE - XCOL ）
t
p
A.
B.
IDLE指令被执行，以使器件进入HALT模式。
PLL模块响应HALT信号。 SYSCLKOUT举行大约32个周期的振荡器之前
截止， CLKIN到核心停止。这32个周期的延迟使CPU管和任何其他待决
操作被适当清空。
外设的时钟被关闭， PLL被关闭。如果一个石英晶体或陶瓷谐振器作为
时钟源，内部振荡器关闭为好。该设备现在处于HALT模式和消费
绝对的最小功率。
当GPIOn引脚被驱动为低电平时，振荡器被打开并且振荡器唤醒序列被启动。该
GPIO引脚应被驱动为高电平后，才振荡器稳定。这使得能够提供一个清洁的时钟的
PLL锁定序列中的信号。由于GPIO引脚的下降沿异步开始唤醒
过程中，应注意保持低噪声环境中进入之前和期间HALT模式。
当GPIOn已停用，则启动PLL锁定序列，这需要131,072 OSCCLK （ X1 / X2或X1或
XCLKIN ）周期。
当CLKIN的核心使能，器件将响应中断（如果使能） ，潜伏期之后。暂停
模式现在退出。
恢复正常工作。
C.
D.
E.
F.
G.
图6-14 。 HALT唤醒使用GPIOn
112
电气规格
TI [ TEXAS INSTRUMENTS ]
