这最大限度地减少由于体积变咔嗒或设备处于静音状态。该电路有没有超时，所以，如果只
直流电平被施加到超过20毫伏的增益级的输入时，增益不被更新。
增益是对左，右声道独立编程的。这两个信道可以被锁定到相同的
值，通过设置RLS和LRS位（见第3.1.3节） 。
3.2.5
模拟旁路模式
的TLV320AIC23B包括其中的模拟线路输入被直接路由到模拟线路的旁路模式
输出，绕过ADC和DAC 。这是通过选择模拟音频轨迹控制旁路位使能
注册[见第3.1.3节） 。
对于一个真实的旁通模式中，从DAC和侧音的输出应被禁用。线路输入和耳机
输出音量控制和静音仍投入使用旁路模式。因此，线路输入， DAC输出，并
麦克风输入可以归纳在一起。在旁通路径中的任何点的最大信号必须不大于
小于1.0V
RMS
在AV
DD
= 3.3V ，以避免削波和失真。这个幅度线性跟踪与AV
DD
.
3.2.6
侧音插入
该TLV320AIC23B具有侧音插入作出其中麦克风输入被路由到线和耳机
输出。这是用于电话和耳机的应用是有用的。侧音信号的衰减可以被设置为
-6分贝，分贝-9 ，-12分贝， -15 dB或0分贝，通过软件选择（参见3.1.3节） 。如果该模式是用来求和的
麦克风输入， DAC输出和线路输入，必须小心不要超过信号电平，以避免削波
和失真。
3.3数字音频接口
3.3.1
•
•
•
•
数字音频接口模式
右JUSTI网络版
左JUSTI网络版
I
2
S模式
DSP模式
该TLV320AIC23B支持四种音频接口模式。
这四种模式是MSB优先，并与16至32位之间的可变字长经营（除右对齐
模式，该模式不支持32位）。
该数字音频接口包括时钟信号BCLK ，数据信号DIN和DOUT和同步信号的
LRCIN和LRCOUT 。 BCLK是在主模式下的输出和输入从机模式。
3.3.1.1右对齐模式
在右对齐模式下， LSB可在BCLK的上升沿，前面的LRCIN或LRCOUT下降沿
（见图3-5） 。
LRCIN /
LRCOUT
1/fs
BCLK
左声道
DIN /
DOUT
最高位
最低位
0
n
n−1
1
0
n
右声道
n−1
1
0
图3-5 。右对齐模式时序
3.3.1.2左对齐模式
在左对齐模式中，MSB可在BCLK的上升沿，下LRCIN或LRCOUT上升沿
（参见图3-6）
3−7
TI [ TEXAS INSTRUMENTS ]
