TLC5620C ， TLC5620I
翻两番8位数字 - 模拟转换器
SLAS081E - 1994年11月 - 修订2001年11月
详细说明
TLC5620的使用四个电阻串DAC实现。每个DAC的核心是用单个电阻
256个抽头，对应于表中列出的256个可能的码1.每个电阻器串的一端连接
到GND端，另一端是从基准输入缓冲器的输出馈电。单调性
通过使用电阻器串保持。线性度取决于电阻元件并且在所述匹配
输出缓冲器的性能。由于输入被缓冲，则DAC总是呈现高阻抗
加载到引用来源。
每个DAC输出通过一个可配置的增益输出放大器，可以被编程到次1次或缓冲
2增益。
上电时， DAC的被重置为代码0 。
每个输出电压由下式给出：
V（ DACA | B | C | D ）
O
+
REF
CODE
256
(1
)
RNG位值）
其中，代码的范围是从0到255，且该范围器（RNG）位是串行控制字内为0或1 。
表1.理想的输出转移
D7
0
0
•
•
0
1
•
•
1
D6
0
0
•
•
1
0
•
•
1
D5
0
0
•
•
1
0
•
•
1
D4
0
0
•
•
1
0
•
•
1
D3
0
0
•
•
1
0
•
•
1
D2
0
0
•
•
1
0
•
•
1
D1
0
0
•
•
1
0
•
•
1
D0
0
1
•
•
1
0
•
•
1
输出电压
GND
(1/256)
×
REF （ 1 + RNG ）
•
•
(127/256)
×
REF （ 1 + RNG ）
(128/256)
×
REF （ 1 + RNG ）
•
•
(255/256)
×
REF （ 1 + RNG ）
数据接口
带负载高时，数据被锁存到在CLK的每个下降沿数据终端。当所有数据位
送入之后，负载是低脉冲将数据从串行输入寄存器转移到选定的DAC
如图1所示当LDAC为低电平时，选择的DAC输出电压时，负载变低时更新。当
LDAC是串行编程时高时，新值被存储在该设备内，并且可以被转移到
如示于图2中的DAC的输出在以后的时间通过脉冲LDAC为低电平数据输入最显著位
（ MSB）在前。使用两个8时钟周期期间的数据传输分别示于图3和图4 。
CLK
TSU （ DATA- CLK ）
电视（ DATA- CLK）
数据
A1
A0
RNG
D7
D6
D5
D4
D3
TSU （ LOAD ， CLK ）
D2
D1
D0
TSU （ CLK -LOAD ）
负载
总重量（负载）
DAC更新
图1.负载控制更新（ LDAC =低）
邮政信箱655303
•
达拉斯，德克萨斯州75265
3
TI [ TEXAS INSTRUMENTS ]
