TLC5510 ， TLC5510A
8位高速模拟 - 数字转换器
SLAS095K - 1994年9月 - 修订1999年5月
操作原理
功能说明
在TLC5510和TLC5510A是semiflash的ADC具有每4位两下比较块。
如图2 ，输入电压V
I
（1）被采样与CLK1的到上部比较器块的下降沿
和下部比较器嵌段（A ），S（ 1） 。上面的比较定型块上的数据UD （ 1 ）与
上升CLK2的边缘，同时，下基准电压产生电压RV （1）
对应于上的数据。下部比较器块（A）的定型低级数据LD （1 ），与所述上升
CLK3的边缘。 UD （1）， LD （1）相结合，并为OUT （1）与CLK4的上升沿输出。如图所示
在图2中，输出数据被延迟从模拟输入电压采样点2.5个时钟。
输入电压V
I
（2）采样与CLK2的下降沿。 UD （2）完成与CLK3的上升沿，并
LD （2）完成与CLK4的在较低的比较器块（B）的上升沿。 OUT （ 2 ）数据将出现
CLK5的上升沿。
VI(1)
VI(2)
VI(3)
VI(4)
ANALOG IN
（采样点）
CLK1
的CLK （时钟）
CLK2
CLK3
CLK4
CLK5
上比较块
S(1)
C(1)
S(2)
C(2)
S(3)
C(3)
S(4)
C(4)
上面的数据
UD(0)
UD(1)
UD(2)
UD(3)
较低的基准电压
RV(0)
RV(1)
RV(2)
RV(3)
较低的比较器模块（ A）
S(1)
H(1)
C(1)
S(3)
H(3)
C(3)
较低的数据（ A）
LD （ - 1）
LD(1)
低比较器块（ B）的
H(0)
C(0)
S(2)
H(2)
C(2)
S(4)
H(4)
较低的数据（ B）
LD （ - 2 ）
LD(0)
LD(2)
D1 - D8 （数据输出）
OUT （ - 2 ）
OUT(–1)
OUT(0)
OUT(1)
图2.内部功能时序图
6
邮政信箱655303
•
达拉斯，德克萨斯州75265
TI [ TEXAS INSTRUMENTS ]
