TL16C752B
3.3 V双64字节FIFO的UART
SLLS405A - 1999年12月 - 修订2000年8月
终端功能（续）
终奌站
名字
IOW
号
15
I / O
I
描述
写输入（低电平选通） 。低到高IOW转型将传输数据总线的内容（ D0 - D7 ）
从外部CPU到内部寄存器，由地址定义的位A0 -A2和CSA和CSB
用户定义的输出。此功能与通道A相关和B这些引脚的状态
通过MCR寄存器的软件设置用户定义的位3， INTA -B设置为工作模式
和OP为逻辑0时， MCR- 3被设定为逻辑1， INTA - B被设置为三态模式和OP为逻辑
1 ，当MCR - 3设置为逻辑0。见第3位，调制解调器控制寄存器（ MCR位3 ） 。这两个引脚的输出
复位后高。
复位。复位后，内部寄存器和所有的输出。 UART发送器输出和
接收器输入在复位期间被禁用。见TL16C752B外部复位条件进行初始化
详细信息。 RESET为高电平有效的输入。
环形指示灯（低电平有效） 。这两个输入与UART通道A和B的逻辑低相关
这些引脚上，表明调制解调器接收到来自电话线路的振铃信号。低到高的转变
在这些输入引脚产生调制解调器状态中断，如果启用。这些输入的状态反映在
调制解调器状态寄存器（ MSR ）
请求发送（低电平有效） 。这两个输出与UART通道A和B的低相关联
在RTS引脚指示发送的数据就绪并等待发送。在调制解调器控制写入1
寄存器（ MCR位1 ）设置这些引脚为低电平，表示数据可用。复位后，这些引脚置为高电平。
这些引脚仅影响发送和接收操作时，自动RTS功能通过启用
增强功能寄存器（ EFR ）第6位，硬件流控制操作。
接收数据输入。这些输入与串行数据通道的752B相关联。在
本地环回模式下，这些RX输入引脚被禁用，TX数据内部连接到UART RX
输入内部。
接收就绪（低电平有效） 。 RXRDY甲乙变为低电平时，触发水平已经达到或超时
中断发生。他们变高，当RX FIFO为空或有在RX FIFO的错误。
传输数据。这两个输出与从752B的串行发送信道的数据相关联。中
本地环回模式下，TX输入引脚被禁用， TX数据内部连接到UART RX输入。
发送就绪（低电平有效） 。 TXRDY甲乙变低时，有空格，至少触发电平数字
可用。它们变为高时，在TX缓冲器已满。
电源输入。
晶振或外部时钟输入。 XTAL1用作晶体输入或用作外部时钟输入。晶体可
连接XTAL1和XTAL2之间以形成一个内部振荡器电路（参见图10） 。另外，
外部时钟可以连接到XTAL1上，以提供定制的数据速率。
输出晶振或缓冲时钟。见XTAL1 。 XTAL2用作晶体振荡器的输出
或缓冲的时钟输出。
OPA ， OPB
32, 9
0
RESET
36
I
RIA ， RIB
41, 21
I
RTSA ， RTSB
33, 22
O
RXA ， RXB
RXRDYA ，
RXRDYB
TXA ， TXB
TXRDYA ，
TXRDYB
VCC
XTAL1
5, 4
I
31, 18
7, 8
43, 6
42
13
O
O
O
I
I
XTAL2
14
O
邮政信箱655303
•
达拉斯，德克萨斯州75265
3
TI [ TEXAS INSTRUMENTS ]
