TFP410
TI
PanelBus
数字发射机
SLDS145B
−
2001年10月
−
经修订的2011年5月
电气特性在推荐工作的自由空气的温度范围内（除非
另有说明）
DC特定网络阳离子
参数
V
IH
V
IL
V
OH
V
OL
I
IH
I
IL
V
H
V
L
V
摇摆
V
关闭
I
PD
I
国际直拨电话
†
‡
测试条件
V
REF
æ DV
DD
0.5 V
V
REF
0.95 V
V
REF
æ DV
DD
0.5 V
V
REF
0.95 V
V
DD
= 3 V，I
OH
= 20
μA
V
DD
= 3.6 V，I
OL
= 4毫安
V
I
= 3.6 V
V
I
= 0
AV
DD
= 3.3 V
±
5%,
R
T†
= 50
Ω ±
10%,
10%
R
TFADJ
= 510
Ω ±
1%
民
0.7 V
DD
V
REF
+ 0.2
典型值
最大
单位
V
高位
高电平输入电压（ CMOS输入）
低电平
低电平输入电压（ CMOS输入）
高层次的数字输出电压（漏极开路输出）
低层次的数字输出电压（漏极开路输出）
高层次的输入电流
低电平输入电流
DVI单端高电平输出电压
DVI单端输出低电平电压
DVI单端输出电压摆幅
DVI单端待机/关机输出电压
掉电电流（见注3 ）
正常的电源电流
0.3V
DD
V
REF
−
0.2
2.4
0.4
±25
±25
AV
DD
−
0.01
AV
DD
−
0.6
400
AV
DD
−
0.01
200
200
AV
DD
+ 0.01
AV
DD
−
0.4
600
AV
DD
+ 0.01
500
250
V
V
V
μA
μA
V
V
mV
P-P
V
μA
mA
最坏的情况下格局
‡
R
T
是在接收机处的DVI链路的一端的单端终端电阻。
黑色和白色的棋盘图案，每个格子就是一个像素宽。
注3：假设所有输入到发射机不切换。
AC规格
参数
f
（ IDCK ）
t
（像素）的
t
（ IDCK ）
t
（ ijit ）
t
r
t
f
t
SK （ D）
t
SK （ CC ）
t
OJIT
t
SU（ IDF ）
t
H（ IDF ）
t
SU（ IDR ）
t
H（ IDR ）
t
SU（ ID ）
t
小时（ ID）的
t
（步骤）
注： 4 。
5.
6.
7.
IDCK频率
像素时间（见注4 ）
IDCK占空比
IDCK时钟抖动容限
DVI输出上升时间（ 20-80 ％ ）（见注5）
DVI输出下降时间（ 20-80 ％ ） （见注5 ）
DVI输出对内+到
−
差分偏移（见注6 ）
DVI输出间的对或通道至通道偏移（见注6 ）
DVI输出时钟的抖动，最大（见注7 ）
数据显示， DE ， VSYNC ， HSYNC设置时间IDCK +下降沿
数据显示， DE ， VSYNC ， HSYNC保持时间IDCK +下降沿
数据显示， DE ， VSYNC ， HSYNC设置时间IDCK +上升沿
数据显示， DE ， VSYNC ， HSYNC保持时间IDCK +上升沿
数据显示， DE ， VSYNC ， HSYNC设置时间IDCK +下降/上升
EDGE
数据显示， DE ， VSYNC ， HSYNC保持时间IDCK +下降/上升
EDGE
去歪斜修整增量
单边
（ BSEL = 1， DSEL 0
（ BSEL 1 DSEL = 0，
DKEN = 0 ，EDGE = 0）的
单边
（ BSEL = 1， DSEL 0
（ BSEL 1 DSEL = 0，
DKEN = 0 ，EDGE = 1）
双沿
（ BSEL = 0， DSEL = 1，
DKEN=0)
双缘（ BSEL = 0 ，
DSEL = 1， DKEN = 0）
DKEN = 1
1.2
1.3
1.2
1.3
0.9
1
350
f
（ IDCK ）
= 165兆赫
75
75
50
1.2
150
测试条件
民
25
6.06
30%
2
240
240
典型值
最大
165
40
70%
ns
ps
ps
ps
ns
ps
ns
ns
ns
ns
ns
ns
ps
单位
兆赫
ns
t
（像素）的
是定义为TXC输出时钟的周期的像素时间。 IDCK的周期等于吨
（像素）的
.
上升和下降时间被测量为20％至80％的信号振幅的时间。
测得的差异在使用IDCK +输入时钟作为触发的50％交叉点。
相对于输入时钟（ IDCK ） 。
邮政信箱655303
•
达拉斯，德克萨斯州75265
7
TI [ TEXAS INSTRUMENTS ]
