SN54LS373 ， SN54LS374 ， SN54S373 ， SN54S374 ，
SN74LS373 ， SN74LS374 ， SN74S373 ， SN74S374
八D型透明锁存器和边沿触发触发器
SDLS165B - 1975年10月 - 修订2002年8月
D
D
D
D
D
D
八个锁存器或八D型选择
触发器在单个封装
三态总线驱动输出
为加载全并行访问
缓冲控制输入
时钟使能输入具有迟滞特性，
提高噪声抑制（ “ S373和” S374 ）
P- N-P输入减少对数据直流负载
行（' S373和“ S374 ）
SN54LS373 ， SN54LS374 ， SN54S373 ，
SN54S374 。 。 。 J或W包装
SN74LS373 ， SN74S374 。 。 。 DW ，N或NS包装
SN74LS374 。 。 。 DB ， DW ，N或NS包装
SN74S373 。 。 。 DW或N包装
（ TOP VIEW ）
描述
这些8位寄存器功能三态输出
专为驱动高容性设计
或相对低的阻抗负载。该
高阻抗
3-state
和
增加
高逻辑电平驱动器提供这些寄存器与
直接连接到的能力和
驾驶公交线路的公交组织体系
而不需要接口或拉组件。
这些器件是特别有吸引力
实施缓冲寄存器， I / O端口，
双向总线驱动器和工作寄存器。
八个锁存器的“ LS373和” S373是
透明的D型锁存器，这意味着当
使能（C或CLK）输入为高时， Q输出
按照数据（D）输入端。当C或CLK取
低时，输出被锁存的数据的电平
即成立。
中的八个触发器' LS374和“ S374是
边沿触发的D型触发器。从积极的
时钟的跳变时， Q输出被设置为
这是设在D输入的逻辑状态。
OC
1Q
1D
2D
2Q
3Q
3D
4D
4Q
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
8Q
8D
7D
7Q
6Q
6D
5D
5Q
C
†
†下' LS373和“ S373 ; CLK为' LS374和“ S374 。
SN54LS373 ， SN54LS374 ， SN54S373 ，
SN54S374 。 。 。 FK包装
（ TOP VIEW ）
2D
2Q
3Q
3D
4D
4
5
6
7
8
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
1D
1Q
OC
V
CC
8Q
8D
7D
7Q
6Q
6D
†下' LS373和“ S373 ; CLK为' LS374和“ S374 。
版权
2002年，德州仪器
关于产品符合MIL -PRF- 38535 ，所有参数进行测试
除非另有说明。在所有其他产品，生产
加工不一定包括所有参数进行测试。
施密特触发器缓冲输入的的使能/时钟线“ S373和” S374设备的简化系统设计
作为交流和直流噪声抑制是通过通常为400mV ，由于输入滞后的提高。一个缓冲
输出控制（OC）输入可用于放置在任何一个正常的逻辑状态的八个输出（高或低逻辑
电平）或者高阻抗状态。在高阻抗状态下，输出没有负载也不驱动总线线路
显着。
OC不影响锁存器的内部操作或触发器。即，旧的数据可以被保留或新
数据可以被输入，即使在输出关闭。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
•
达拉斯，德克萨斯州75265
4Q
GND
C†
5Q
5D
1
TI [ TEXAS INSTRUMENTS ]
