1
按百分比FSR的百分比
改变电源电压
–V
CC
0.1
在D / A锁存器由LDAC和WR控制。 LDAC和
WR是在内部接异或，以使锁存器发送数据到
在D / A转换时，无论LDAC和WR处于逻辑0 。
当任一LDAC或WR处于逻辑1时，该数据被锁存
在D / A锁存器，并一直保持到LDAC和WR到逻辑0 。
所有的锁存器是电平触发。数据存在时CON组
控制信号为逻辑0将进入闩锁。时中的任一项
的控制信号返回到逻辑1时，数据被锁存。
表二是所有锁存器的真值表。
WR
N
A
X
0
1
1
1
0
N
B
X
1
0
1
1
0
N
C
X
1
1
0
1
0
LDAC
X
1
1
1
0
0
手术
无操作
使输入锁存4MSBs
启用输入锁存器中间4位
使输入锁存4LSBs
加载D / A从输入锁存器锁存器
使所有透明锁存器
0.01
V
DD
0.001
+V
CC
0.0001
10
100
1k
10k
100k
1M
频率（Hz）
图1.电源抑制VS电源纹波
频率。
1
0
0
0
0
0
“X” =不在乎。
手术
DAC811是一个完整的单个集成电路芯片12位D / A转换器。
该芯片包含一个12位D / A转换器，电压基准，
输出放大器和微机兼容的输入逻辑
如图2中所示。
接口逻辑
输入锁存器A， B和C保持数据暂时而
完整的12位字被装载到装配前
D / A寄存器。这双缓冲机构阻止
代的杂散模拟输出值。每个寄存器
独立寻址。
这些输入锁存器由N个控制
A
, N
B
, N
C
和WR 。
N
A
, N
B
和N-
C
在内部接异或与WR ，使得
输入锁存数据传输当两个n
A
（或N
B
, N
C
）和
WR处于逻辑0时是N-
A
, (N
B
, N
C
）或WR去
逻辑1时，输入数据被锁存到输入寄存器和
持有直到两个ñ
A
（或N
B
, N
C
）和WR到逻辑0 。
表II 。 DAC813接口逻辑真值表。
增益和偏移调整
图3和图4示出了偏移量和增益之间的关系
调整单极性和双极性D / A转换器输出。
偏移调整
对于单极性（ USB ）的配置，适用于数字输入
应产生零电压输出，并调整代码
零点输出偏移电位。对于双极性（ BOB ，
BTC ）的配置，适用于数字输入代码应
产生的最大负输出电压，并调整
偏移电位负满量程电压。 EX-
充足：如果满量程连接的20V ，该
最大负输出电压为-10V 。见表III
相应的代码。
MSB D11
7
WR
N
A
N
B
N
C
LDAC
2
8
9
D8
10
D7
11
12
13
D4
14
D3
19
18
17
D0
16
最低位
R
业务流程外包
4位锁存器，
4位锁存器，B
4位锁存器，C
27
业务流程外包
SJ
10V
范围
4
5
R
F
6
3
12位D / A锁存器
R
F
12位D / A转换器
24
参考
V
OUT
25
26
REF OUT
28
23
ACOM
图2. DAC811框图。
®
5
DAC811
TI [ TEXAS INSTRUMENTS ]
