CDCV855 ， CDCV855I
2.5 -V锁相环时钟驱动器
SCAS660A - 2001年9月 - 修订2002年12月
D
锁相环时钟驱动器的双
D
D
D
D
D
D
D
D
D
数据速率同步DRAM
应用
扩频时钟兼容
工作频率： 60 MHz至180 MHz的
低抖动（ CYC - CYC ） ：
±50
ps
分配一个差分时钟输入
四个差分时钟输出
进入低功耗模式和三态
输出当输入CLK信号小
超过20 MHz或PWRDWN是低
工作在双2.5 V电源
28引脚TSSOP封装
消耗< 200 μA的静态电流
外部反馈引脚（ FBIN ， FBIN ）的
用于同步输出到
输入时钟
GND
Y0
Y0
V
DDQ
GND
CLK
CLK
V
DDQ
AV
DD
AGND
V
DDQ
Y1
Y1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PW包
（ TOP VIEW ）
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
Y3
Y3
V
DDQ
PWRDWN
FBIN
FBIN
V
DDQ
FBOUT
FBOUT
V
DDQ
Y2
Y2
GND
描述
该CDCV855是一款高性能，低偏移，低抖动的零延迟分发差分时钟缓冲器
输入对（ CLK， CLK）到四个差分对时钟输出（Y [0：3 ]，Y [ 0：3] ）和一个差分对
反馈时钟输出（ FBOUT ， FBOUT ） 。当PWRDWN为高电平时，输出在相位和频率切换
与CLK 。当PWRDWN为低电平时，所有输出将中止为高阻抗状态（三态） ，并且PLL是
关闭（低功耗模式） 。该设备还进入这种低功率模式时，下面的输入频率下降
一个建议的检测频率是20MHz以下（典型的10兆赫） 。输入频率检测电路
检测低频条件和施加>20 MHz输入信号之后该检测电路导通的
锁相环再次使输出。
当AV
DD
被连接到GND ， PLL被关闭，旁路用于测试目的。该CDCV855还能够
跟踪扩频时钟，从而降低EMI 。
由于CDCV855是基于锁相环电路，它需要一个稳定时间以实现PLL的锁相。
这个稳定时间要求如下开机。该CDCV855的特点是用于商业和
工业温度范围。
可选项
包装设备
TA
0 ° C至70℃
- 40 ° C至85°C
TSSOP （ PW ）
CDCV855PW
CDCV855IPW
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
版权
2002年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
邮政信箱655303
•
达拉斯，德克萨斯州75265
1
TI [ TEXAS INSTRUMENTS ]
