2.11.41
2.11.42
2.11.43
2.11.44
2.11.45
2.11.46
2.11.47
2.11.48
2.11.49
2.11.50
2.11.51
2.11.52
2.11.53
2.11.54
2.11.55
2.11.56
2.11.57
2.11.58
2.11.59
2.11.60
2.11.61
2.11.62
2.11.63
2.11.64
2.11.65
2.11.66
2.11.67
2.11.68
2.11.69
2.11.70
2.11.71
2.11.72
2.11.73
2.11.74
2.11.75
2.11.76
2.11.77
2.11.78
2.11.79
2.11.80
2.11.81
2.11.82
Output Formatter 5 Register . . . . . . . . . . . . . . . . . . . . . . . . . .
Output Formatter 6 Register . . . . . . . . . . . . . . . . . . . . . . . . . .
Clear Lost Lock Detect Register . . . . . . . . . . . . . . . . . . . . . .
Status 1 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Status 2 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AGC Gain Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCH Phase Status Register . . . . . . . . . . . . . . . . . . . . . . . . . .
Video Standard Status Register . . . . . . . . . . . . . . . . . . . . . .
GPIO Input 1 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GPIO Input 2 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Vertical Line Count Register . . . . . . . . . . . . . . . . . . . . . . . . . .
AFE Coarse Gain for CH 1 Register . . . . . . . . . . . . . . . . . . .
AFE Coarse Gain for CH 2 Register . . . . . . . . . . . . . . . . . . .
AFE Coarse Gain for CH 3 Register . . . . . . . . . . . . . . . . . . .
AFE Coarse Gain for CH 4 Register . . . . . . . . . . . . . . . . . . .
AFE Fine Gain for Pb_B Register . . . . . . . . . . . . . . . . . . . . .
AFE Fine Gain for Y_G_Chroma Register . . . . . . . . . . . . . .
AFE Fine Gain for R_Pr Register . . . . . . . . . . . . . . . . . . . . .
AFE Fine Gain for CVBS_Luma Register . . . . . . . . . . . . . .
ROM Version Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
AGC White Peak Processing Register . . . . . . . . . . . . . . . . .
AGC Increment Speed Register . . . . . . . . . . . . . . . . . . . . . .
AGC Increment Delay Register . . . . . . . . . . . . . . . . . . . . . . .
Chip ID MSB Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Chip ID LSB Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VDP TTX Filter And Mask Registers . . . . . . . . . . . . . . . . . . .
VDP TTX Filter Control Register . . . . . . . . . . . . . . . . . . . . . .
VDP FIFO Word Count Register . . . . . . . . . . . . . . . . . . . . . .
VDP FIFO Interrupt Threshold Register . . . . . . . . . . . . . . . .
VDP FIFO Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . .
VDP FIFO Output Control Register . . . . . . . . . . . . . . . . . . . .
VDP Line Number Interrupt Register . . . . . . . . . . . . . . . . . .
VDP Pixel Alignment Register . . . . . . . . . . . . . . . . . . . . . . . .
VDP Line Start Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VDP Line Stop Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VDP Global Line Mode Register . . . . . . . . . . . . . . . . . . . . . .
VDP Full Field Enable Register . . . . . . . . . . . . . . . . . . . . . . .
VDP Full Field Mode Register . . . . . . . . . . . . . . . . . . . . . . . .
VBUS Data Access With No VBUS Address Increment
Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VBUS Data Access With VBUS Address Increment
Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
FIFO Read Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VBUS Address Access Register . . . . . . . . . . . . . . . . . . . . . .
v