OPA189, OPA2189
www.ti.com.cn
ZHCSH15A –SEPTEMBER 2017–REVISED NOVEMBER 2017
8.3.5 EMIRR +IN 测试配置
图 40 显示了用于测试 EMIRR +IN 的电路配置。射频源用传输线连接到运算放大器同相输入端子。该运算放大器
采用单位增益缓冲器拓扑，其输出端连接到低通滤波器 (LPF) 和数字万用表 (DMM)。该运算放大器输入端的大阻
抗失配会导致电压反射；但是，在确定 EMIRR IN+ 时会表征和考虑这种效应。万用表用于采样并测量产生的直流
失调电压。LPF 将万用表与可能干扰万用表精度的残余射频信号隔离开。
Ambient temperature: 25˘C
+V
œ
50 ꢀ
Low-Pass Filter
+
RF source
DC Bias: 0 V
Modulation: None (CW)
-V
Sample /
Averaging
Digital Multimeter
Not shown: 0.1 µF and 10 µF
supply decoupling
Frequency Sweep: 201 pt. Log
Copyright © 2016, Texas Instruments Incorporated
图 40. EMIRR +IN 测试配置
8.3.6 电气过载
设计人员经常会问到关于运算放大器承受电气过载能力的问题。这些问题的重点在于器件输入，但同时也会涉及电
源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确
定的电气过载限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电
路不受意外 ESD 事件的影响。
能够充分了解该基本 ESD 电路以及与电气过载事件的关联性会有所帮助。请参阅图 41 了解 OPAx189 中包含的
ESD 电路的图示（用虚线区域指示）。ESD 保护电路涉及多个电流驱动二极管。这些二极管从输入和输出引脚方
向连接回内部供电线路，并且均连接到运算放大器的内部吸收器件。该保护电路在电路正常工作时处于未激活状
态。
ESD 事件可产生短时高电压脉冲，随后在通过半导体器件放电时转换为短时高电流脉冲。ESD 保护电路设计在运
算放大器核心周围，旨在为其提供电流路径，以防止造成损坏。保护电路吸收的能量将以热量形式耗散。
当两个或多个放大器器件引脚上产生 ESD 电压时，电流将流经一个或多个导流二极管。根据电流所选路径，吸收
器件可能会激活。吸收器件具有触发或阈值电压，该电压介于 OPAx189 的正常工作电压和器件击穿电压水平之
间。超出该阈值后，吸收器件会迅速激活并将电源轨两端电压稳定在安全水平。
当运算放大器接入某个电路（如图 41 中所示）时，ESD 保护组件将保持未激活状态并且不会介入应用电路的运
行。不过，如果施加的电压超出指定引脚的工作电压范围，可能会引起一些问题。如果出现这种情况，则存在部分
内部 ESD 保护电路可能被偏置并传导电流的风险。任何此类电流都将流经导流二极管路径，但很少涉及吸收器
件。
图 41 给出了一个具体示例，其中输入电压 (VIN) 高于正电源电压 (V+) 500mV 甚至更多。电路中将发生的大多数情
况取决于电源特性。如果 V+ 能够灌入电流，那么上面的一个输入导流二极管就会导通，并将电流传导至 +VS。越
来越高的 VIN 会带来过高的电流。因此，本数据表的规格建议 应用 将输入电流限制为 10mA。
如果电源无法灌电流，VIN 就可能开始将电流拉至运算放大器，然后作为正电源电压源进行接管。这种情况比较危
险，因为这个电压可能会升高到超出运算放大器的绝对最大额定值。
另一个常见问题是，如果在电源 V+ 或 V– 为 0V 时向输入端施加输入信号，放大器如何响应。同样，这个问题取
决于电源在 0V 或低于输入信号幅度时的特性。如果电源呈现高阻抗状态，则运算放大器电源电流可由输入源通过
导流二极管进行提供。但该状态并非正常偏置条件，放大器极有可能无法正常工作。如果电源表现为低阻态，则通
过钳位二极管的电流将变得非常大。电流水平取决于输入源的供电能力以及输入路径中的所有电阻。
如果不确定电源对该电流的吸收能力，则必须在电源引脚处添加外部齐纳二极管，如图 41 中所示。必须正确选择
齐纳电压，以便二极管不会在正常工作期间导通。不过，齐纳电压必须足够低，以便齐纳二极管在电源引脚电压上
升至超过安全工作电源电压水平时导通。
版权 © 2017, Texas Instruments Incorporated
21
TI [ TEXAS INSTRUMENTS ]
