THC63LVDM83R/THC63LVDM63R_Rev2.0
THC63LVDM83R/THC63LVDM63R
低摆幅LVDS的24Bit / 18bit的色彩HOST -LCD面板接口
概述
该THC63LVDM83R变送器转换的28bits
CMOS / TTL数据转换成LVDS（低压差分
信号）的数据流。锁相发送时钟
平行地在一个数据流被传输
第五个LVDS链路。在一个传输时钟频率
的RGB数据的85MHz ， 28bits和液晶定时4位
和控制数据（HSYNC ， VSYNC ， CNTL1 ， CNTL2 ）
在每个LVDS通道的速率595Mbps的传输。
同时还提供THC63LVDM63R转换21bits
的CMOS / TTL数据转换成LVDS（低压Differen-
TiAl基信号）的数据流。两个发射器可以
编程通过专用减少摆幅LVDS
引脚为低功耗和EMI。
特点
•
28：4数据信道压缩在高达
每秒吞吐量298兆字节
•
宽点时钟范围： 20-85MHz适合VGA ，
•
•
支持低摆幅LVDS低EMI
•
200mV的摆动LVDS / 350mV的LVDS摆幅
•
•
•
•
•
•
•
•
可选
支持扩频时钟发生器
芯片上的输入抖动滤波
PLL无需外部元件
3.3V单电源供电，为125mW （典型值）
掉电模式
低调56或48引脚TSSOP封装
时钟边沿可编程
改善置换为全国DS90C383
或DS90C363
SVGA ， XGA和SXGA
窄总线（ 10条线或8线）减少了线缆的尺寸
框图
CMOS / TTL
输入
TA0-6
TB0-6
TC0-6
TD0-6
7
7
7
7
THC63LVDM83R
数据
（ LVDS ）
TA +/-
TB +/-
TC +/-
TD +/-
（ 140-595Mbit /在每个
LVDS通道）
CMOS / TTL
输入
TA0-6
TB0-6
TC0-6
7
7
7
THC63LVDM63R
数据
（ LVDS ）
TA +/-
TB +/-
TC +/-
TTL并行到串行
TTL并行到串行
发射机
CLOCK IN
（20至85MHz的）
R / F
/ PDWN
RS
（ 140-595Mbit /在每个
LVDS通道）
发射机
CLOCK IN
（20至85MHz的）
R / F
/ PDWN
RS
PLL
TCLK +/-
时钟
（ LVDS ）
20-85MHz
PLL
TCLK +/-
时钟
（ LVDS ）
20-85MHz
版权所有Copyright 2001-2003祢电子， Inc.保留所有权利
1
祢电子公司
THINE [ THINE ELECTRONICS, INC. ]
