73K224L
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器
数据表
DTE用户界面
名字
EXCLK
TYPE
I
描述
外部时钟。这个信号用于同步传输时
外部定时选项已被选中。在外部定时模式的崛起
EXCLK的边缘被用于选通可在同步传输数据
TXD引脚。也可用于串行控制接口。
接收时钟。三stateable 。该时钟输出的下降沿相一致
与在接收到的串行数据输出的转换。 RXCLK的上升沿
可用于锁存QAM或DPSK的有效输出数据。 RXCLK将活跃
只要载体是本。
收到的数字数据输出。串口接收数据都可以在这个引脚。该
数据总是在RXCLK时同步模式的上升沿有效。
RXD将输出恒定的标记，如果没有检测到载波。
传输时钟。三stateable 。这个信号用于同步传输到
锁存TXD引脚串行输入数据。数据必须被设置为使得有效数据
可在TXCLK的上升沿。发送时钟源自
不同来源取决于同步模式的选择。在内部
模式中的时钟由内部产生。在外部模式TXCLK是锁相
在外部时钟引脚。在从模式下TXCLK是相位锁定到RXCLK引脚。
TXCLK始终处于活动状态。
传输数字数据输入。串行数据传输输入该引脚上。在
同步模式中，数据必须在TXCLK的上升沿有效
时钟。在异步模式下（ 2400/1200/600比特/秒或300波特）无时钟是
有必要的。 DPSK数据必须是+ 1 ％ ， 2.5％和+ 2.3 ％ -2.5 ％的延伸
超速模式。
RXCLK
O/
三态
RXD
O/
弱
引体向上
O/
三态
TXCLK
TXD
I
模拟接口和振荡器
RXA
TXA
XTL1
XTL2
I
O
I
I / O
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶体振荡器，不需11.0592 MHz的并行
模式的结晶。也需要从这些引脚接地两个电容
正确的水晶操作。请教水晶制造商正确的价值观。 XTL2
也可以驱动从一个外部时钟。
第5页： 31
©
2005年， 2008 Teridian半导体公司
修订版7.1
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
