5V高精度数据采集
子系统
TC530
TC534
引脚说明
（续）
PIN号
PIN号
(TC530
(TC530
28-Pin
28-Pin
PDIP ， 300密耳） SOIC ）
15
15
针无
(TC534
40-Pin
PDIP ）
22
PIN号
(TC534
44-Pin
PQFP ）
19
符号
OSC
IN
描述
模拟输入。该引脚连接到的另一面
在OSC水晶描述
OUT
以上。该TC530 / 534还
从连接到外部频率源时钟
该引脚。外部频率源必须是脉冲波
用最少的30 ％的占空比和上升和下降时间的形式
15nsec （最大值） 。如果外部频率源被使用时， OSC
OUT
必须悬空。为2MHz的最高工作频率
（水晶）或4MHz的（外部时钟源）是允许的。
逻辑电平输出。串口数据输出引脚。该引脚
使仅当R / W为高。
逻辑输入，正负边沿触发。串口
时钟。当R / W为高电平时，串行数据时钟输出的
TC530 / 534A （ D上
OUT
）在每个高到低的过渡
D
CLK
。 A / D转换的初始化数据（负荷值）移入
TC530 / 534 （ D上
IN
）在每个低到高D的转换
CLK
. A
最大串行D口
CLK
为3MHz的频率是允许的。
逻辑电平输入。串行端口的输入管脚。该A / D转换器
积分时间（T
INT
）和自动调零时间（T
AZ
）的值是
由载荷值字节移入该引脚决定。
这个初始化必须发生在加电时，可
改写（或修改，重写）在任何时间。在LOAD
值是主频为D-
IN
MSB科幻RST 。
逻辑电平输入。该引脚必须拉低执行
写入串行端口（例如初始化A / D转换器） 。该
D
OUT
串口引脚使能，只有当该引脚为高电平。
开漏输出。最终的-转换（ EOC ）被置
任何时候TC530 / 534是在转换的AZ阶段。这
发生时，无论是TC530 / 534启动正常AZ阶段，
或者当RESET被拉高。 EOC返回高电平时
TC530 / 534退出AZ 。由于EOC立即被拉低
下面的一个转换周期结束时，它可以用作
数据就绪处理器中断。
逻辑电平输入。这是必要的强制TC530 / 534到
当电源开始采用自动调零阶段。这是
通过短暂服用RESET高来完成。使用I / O
口线从微处理器，或通过施加外部
系统复位信号，或从连接一个0.01μF电容
RESET输入到V
SS
.
只要RESET是转换继续进行
当RESET为前高后低，而转换停止。 RESET
因此，可以用在一个复杂的系统，以暂时
暂停转换（例如，同时的地址线
输入多路复用器正在改变状态）。在这种情况下，复位
应拉高只有当EOC为低，以避免
过长的积分放电次数，可能导致
错误的转换（见
应用
部分） 。
16
17
16
17
23
24
20
21
D
OUT
D
CLK
18
18
25
22
D
IN
19
19
26
23
读/写
20
20
27
24
EOC
21
21
30
28
RESET
3-52
TELCOM半导体，INC。的
TELCOM [ TELCOM SEMICONDUCTOR, INC ]
