SNLS420B - 2012年7月 - 修订2013年4月
DS90UB913Q串行器引脚说明（续）
引脚名称
GPO[3]/CLKIN
PIN号
18
I / O类型
输入/输出，
LVCMOS
描述
GPO3可以被配置为对输入信号从GPIO3引脚来输出
上的解串器，或可以被配置为在本地寄存器设置的输出
在串行。它也可以被配置为将输入时钟引脚时
DS90UB913Q串行器正在与一个外部振荡器。看
部为DS90UB913 / 914Q芯片组的详细描述
正与一个外部振荡器。
时钟线为双向控制总线通信
SCL需要一个外部上拉电阻到V
DDIO
.
对于双向控制总线通讯数据线
SDA需要一个外部上拉电阻到V
DDIO
.
双向控制总线 - I
2
C兼容
SCL
SDA
4
5
输入/输出，
漏极开路
输入/输出，
漏极开路
模式
8
设备模式选择
输入时， LVCMOS接地电阻和10 kΩ的上拉至1.8V的电源轨。在串行MODE引脚可
W /下拉
用于选择是否在系统被从成像器或流失的PCLK
外部振荡器。查看详细信息
输入，模拟
设备ID地址选择
在序列化ID [ X]引脚用于分配I2C器件地址。电阻
地面和10 kΩ的上拉至1.8V的电源轨。看
ID [ X]
6
控制和配置
掉电模式下输入引脚。
PDB = H ，串行已启用，为ON 。
输入， LVCMOS
PDB = L ， Serailizer处于掉电模式。当串行处于掉电，
W /下拉
PLL被关闭，并且IDD最小化。编程控制寄存器数据
不保留并重置为默认值
输入， LVCMOS保留。
W /下拉
该引脚必须为低电平。
输入/输出，
CML
输入/输出，
CML
电源，模拟
电源，模拟
电源，模拟
电源，数字
电源，数字
地面上， DAP
VSS
DAP
非反相差分输出，双向控制通道输入。互连
必须交流耦合通过一个100 nF的电容。
反相差分输出，双向控制通道输入。对必须互连
被AC再加上一个100 nF电容。
PLL电源， 1.8V ± 5 ％
TX模拟电源， 1.8V ± 5 ％
CML &双向信道驱动器电源， 1.8V ± 5 ％
数字电源， 1.8V ± 5 ％
电源I / O阶段。单端输入和SDA ， SCL ，从V供电
DDIO
.
V
DDIO
可以被连接到一个1.8V ±5％或2.8 ±10％或3.3V±10 ％
DAP必须接地。 DAP是大的金属接触的底侧上，位于
该中心的WQFN封装。连接到接地平面（GND）与至少
9孔。
PDB
9
水库
7
FPD -Link的III接口
DOUT +
DOUT-
电源和接地
VDDPLL
VDDT
VDDCML
VDDD
VDDIO
10
11
14
28
25
13
12
4
版权所有© 2012-2013 ，德州仪器
产品文件夹链接：
TAOS [ TEXAS ADVANCED OPTOELECTRONIC SOLUTIONS ]
