新茂国际科技股份有限公司
SM5964A
8位微控制器
随着64KB ISP功能的Flash & TWSI & PWM & 1KB RAM的嵌入式
AC特性
V
CC
=3.3V±10%, V
SS
= 0V ，T
CLK
分= 1 /女
最大
（最大工作频率）
T
A
=0
℃
到+ 70 ℃
C
L
= 100pF的对P0口， ALE和/ PSEN ; ç
L
=所有其它输出，除非另有规定80pF 。
符号
TCLK
TCLKH
TCLKL
TCLKR
TCLKf
TCYC
注意事项：
1.
工作为25MHz。
科幻gure
4
4
4
4
4
4
参数
外部时钟驱动器插入XTAL1
XTAL1期
XTAL1高时间
XTAL1低时间
XTAL1上升时间
XTAL1下降时间
控制周期时间=器tCLK / 12
40(1)
20
20
-
-
3.33
民
最大
-
-
-
10
10
-
ns
ns
ns
ns
ns
ns
单位
符号
1/tCLK
TLHLL
TAVLL
TLLAX
TLLIV
TLLPL
TPLPH
TPLIV
TPXIX
TPXIZ
TAVIV
TPLAZ
TAVLL
TLLAX
tRLRH
tWLWH
TRLDV
TRHDX
TRHDZ
TLLDV
TAVDV
TLLWL
tAVWL
TQVWX
TQVWH
TWHQX
TRLAZ
TWHLH
TXLXL
TQVXH
TXHQX
TXHDX
TXHDV
科幻gure
7
7
7
7
7
7
7
7
7
7
7
7
8,9
8,9
8
9
8
8
8
8
8
8,9
8,9
9
9
9
8
8,9
10
10
10
10
10
参数
程序存储器
系统时钟频率
ALE脉冲宽度
地址有效到ALE低
地址保持ALE低后
ALE低到有效指令
ALE低到/ PSEN低
/ PSEN脉冲宽度
/ PSEN低到有效指令
输入指令后举行/ PSEN
输入指令后，浮/ PSEN
地址在有效指令
/ PSEN低到地址浮
数据存储器
地址有效到ALE低
地址保持ALE低后
/ RD脉冲宽度
/ WR脉冲宽度
/ RD低到有效数据
数据保存后， / RD
数据浮动后， / RD
ALE低到有效数据中
地址中的有效数据
ALE低到/ RD或/ WR低
地址有效到/ WR和/ RD低
数据有效到/ WR过渡
数据前/ WR
数据保持后/ WR
/ RD低到地址浮
/ RD或/ WR高到ALE高
UART
串行口的时钟时间
输出数据建立到时钟上升沿
之后，时钟上升沿输出数据保持
输入数据保持时钟上升沿后
时钟上升沿到输入数据有效
民
3.0
2tCLK-40
tCLK-40
tCLK-30
tCLK-30
3tCLK-45
25
最大
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
4tCLK-100
3tCLK-105
0
器tCLK -25
5tCLK-105
10
tCLK-40
tCLK-35
6tCLK-100
6tCLK-100
5tCLK-165
0
2tCLK-70
8tCLK-150
9tCLK-165
3tCLK+50
3tCLK-50
4tCLK-130
tCLK-50
7tCLK-150
tCLK-50
tCLK-40
12tCLK
10tCLK-133
2tCLK-117
0
0
tCLK+40
10tCLK-133
规格如有变更，恕不另行通知联系您的销售代理商以获取最新信息。
9
版本2.3 SM5964A 10/2006
SYNCMOS [ SYNCMOS TECHNOLOGIES,INC ]
