SM39R16A3
内嵌 16KB
具有 ISP 功能的 Flash
和 512B RAM 的 8 位控制器
4. CPU
结构
SM39R16A3结构由以下四部分组成:
(1) 控制单元
(2) 算法-逻辑单元
(3) 存储器控制单元
(4) RAM 和 SFR 控制单元
SM39R16A3结构允许接受来自程序存储器的指令并与RAM或SFR做数据处理,以下各段详细叙述了主要功能寄存器。
Bit 7
Bit 6
8051 Core
ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
符号
描述
地址
重置值
ACC
B
Accumulator
B register
E0h
F0h
00H
00H
B.7
B.6
B.5
B.4
B.3
B.2
B.1
B.0
Program status
word
PSW
D0h
CY
AC
F0
RS[1:0]
OV
PSW.1
P
00H
SP
DPL
DPH
DPL1
DPH1
AUX
Stack Pointer
Data pointer low 0
Data pointer high 0
Data pointer low 0
Data pointer high 0
Auxiliary register
Clock control
register
81h
82h
83h
84h
85h
91h
SP[7:0]
DPL[7:0]
DPH[7:0]
DPL1[7:0]
DPH1[7:0]
07H
00H
00H
00H
00H
00H
BRGS
-
-
-
-
-
-
-
-
DPS
CKCON
IFCON
8Eh
8Fh
ITS[2:0]
CLKOUT[1:0]
ISPE
10H
00H
Interface control
register
-
CDPR
-
-
-
-
4.1 累加器
ACC是一个累加器,大部分单操作指令的一个操作数取自累加器.
符号: ACC
地址: E0h
Reset
7
6
5
4
3
2
1
0
ACC.7 ACC.6 ACC05 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0
00h
The A (or ACC) register is the standard 8052 accumulator。
ACC[7:0]:
4.2 B 寄存器
B寄存器被用于乘法或除法指令,也可作为一般寄存器以存储临时数据。
符号: B
地址: F0h
Reset
7
6
5
4
3
2
1
0
B.7
B.6
B.5
B.4
B.3
B.2
B.1
B.0
00h
B[7:0]: The B register is the standard 8052 register that serves as a second accumulator.
Specifications subject to change without notice contact your sales representatives for the most recent information.
ISSFD-M066 Ver C SM39R16A3 04/20/2013
- 22 -