SM39R04G1
内嵌
4KB
具有
ISP
功½的
Flash
和
256B RAM
的
8
½控制器
9.
中断
SM39R04G1提供7个中断源并带有4级优先权.
每一中断源½在特殊寄存器(SFR)中有自身的请求标志，每个中断请求信号
通过相应的标志及特殊寄存器（SFR）中的IEN0及IEN1中的½½½来独自允许或禁止。
½中断发生时，CPU将会跳½预先设定的地址，如9-1图表所示，一旦中断开始执行，就只½被更高优先级的中断终止，其
中断服务会被来自指令RETI的返回所终结。
½一RETI被执行时且中断发生时，
处理器将将返回此指令，
并执行下一条指令。
½中断条件发生时，该处理器通过设½一个标志½来表示，无论中断½½或禁止，每个中标志½将在每个机器周期中采
样一次，随后采样由硬件来检测，½中断被½½时，且采样指出相应中断时，中断请求标志被设½。在随后的指令周期中，
中断将被硬件所确定。从而迫½一个LCALL 指向相应的地址向量。
½中断发生时，中断响应将需要不同的时间，这取决于相关的处理器。如一处理器执行的中断服务程序同等或更优先，新
的中断将不会启用，在其他情况下，响应时间将取决于½前的指令。以最快的速度回应一个中断是需要7个机器周期，这包
括一个检测中断的机器周期和6周期执行LCALL周期。
Table 9-1:
中断向量
Interrupt Vector
Address
0003h
000Bh
0013h
001Bh
0023h
0063h
006Bh
Interrupt Request Flags
IE0 – External interrupt 0
TF0 – Timer 0 interrupt
IE1 – External interrupt 1
TF1 – Timer 1 interrupt
RI0/TI0 – Serial channel 0 interrupt
LVIIF – Low Voltage Interrupt
IICIF – IIC interrupt
Interrupt Number
*(use Keil C Tool)
0
1
2
3
4
12
13
*See Keil C about C51 User‟s Guide about Interrupt Function description
Mnemonic
AUX
IEN0
IEN1
IRCON
IP0
IP1
Description
Auxiliary register
Interrupt Enable
0 register
Interrupt Enable
1 register
Interrupt request
register
Interrupt priority
level 0
Interrupt priority
level 1
Direct
91h
A8H
B8H
C0H
A9h
B9h
Bit 7
BRGS
EA
-
-
-
-
Bit 6
Bit 5
Interrupt
-
-
-
-
-
-
-
-
IEIIC
IICIF
IP0.5
IP1.5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DPS
EX0
-
-
IP0.0
IP1.0
RESET
00H
00H
00H
00H
00h
00h
PTS[1:0]
ES0
IELVI
LVIIF
IP0.4
IP1.4
ET1
-
-
IP0.3
IP1.3
PINTS[1:0]
EX1
-
-
IP0.2
IP1.2
ET0
-
-
IP0.1
IP1.1
Mnemonic: AUX
7
6
BRGS
-
5
-
4
3
PTS[1:0]
2
1
PINTS[1:0]
Address: 91h
0
Reset
DPS
00H
外部中断0(INT0)、外部中断1(INT1)脚可于AUX寄存器中之PINTS[1:0]配½至其他I/O。
本说明书如有修改，恕不另行通知，请接½您的销售代理商以获取最新版本信息。
ISSFD-M054
32
Ver.H
SM39R04G1
08/2013
SYNCMOS [ SYNCMOS TECHNOLOGIES,INC ]
