SM39R16A6U32 参数 Datasheet PDF下载

SM39R16A6

内嵌

16KB

具有

ISP

功½的

Flash

和

1K+256BRAM

的

8

½控制器

下表给出了每一次数学计算中的执行时间.

表

6‑ 3: MDU execution times

Number of Tclk

17 clock cycles

9 clock cycles

11 clock cycles

Min. 3 clock cycles, Max. 18 clock cycles

Min. 4 clock cycles, Max. 19 clock cycles

Operation

Division 32bit/16bit

Division 16bit/16bit

Multiplication

Shift

Normalize

6.2.3

第三阶段：从

MDx

寄存器上读取结果.

从第一个MDX 寄存器上读取序列并不重要，½我们必须意识到最后一次的读取（从MD5的除法运

算，或

MD3

中的乘法，½移和标准化）将意味着一次完整的运算结束(第三阶段结束).

Operation

First read

Last read

6.3

标准化

表

6‑ 4:MDU registers read sequence

32Bit/16Bit

16Bit/16Bit

16Bit x 16Bit

MD0 Quotient Low

MD0 Quotient Low

MD0 Product Low

MD1 Quotient

MD1 Quotient High

MD1 Product

MD2 Quotient

MD2 Product

MD3 Quotient High

MD4 Remainder L

MD4 Remainder Low

MD5 Remainder H

MD5 Remainder High

MD3 Product High

shift/normalizing

MD0 LSB

MD1

MD2

MD3 MSB

整数阅读的零在寄存器变量MD0的MD3被左移½操½删除.½MD3寄存器的最高½

(Most Significant Bit)

包含一个'1' 整个

操½完成. 经过标准化,

ARCON.4（MSB）至ARCON.0（LSB）包含左移½操½数,

标准化完成.

6.4

½移

SLR½ (ARCON.5)

包含了½移的方向, 并且ARCON.4 至ARCON.0 移½操½数

(必须不½为0).

½½移时,零分别送入

MD0或MD3寄存器的左或右边.

Specifications subject to change without notice contact your sales representatives for the most recent information.

ISSFD-M04

Ver 0.4

SM39R16A6

06/11/2013

- 36 -