电源良好输出
V
PWRGD -X （ HI）
V
PWRGD -X （ LO）
I
PWRGD -X （ LK ）
（参考V
EE
针）
电源良好引脚击穿电压
电源良好引脚输出低电压
最大漏电流
90
0.5
<1.0
0.8
10
V
V
µA
PWRGD -X = HI ž
I
PWRGD
= 1mA时， PWRGD -X = LOW
V
PWRGD
= 90V ， PWRGD -X = HI ž
动态特性
t
GATEHLOV
t
GATEHLUV
OV比较过渡
紫外线比较过渡
500
500
ns
ns
注1：此时间取决于外部N沟道MOSFET的阈值电压。较高的阈值，时间越长这一定时。
注2 ：此电压取决于外部N沟道MOSFET的特性。 V
to
= 3V为IRF530 。
* IRF530是国际整流器公司的注册商标。
引脚
PWRGD -D （ HV302 ）
________
PWRGD -D （ HV312 ）
PWRGD -C （ HV302 ）
________
PWRGD -C （ HV312 ）
PWRGD -B （ HV302 ）
________
PWRGD -B （ HV312 ）
PWRGD -A （ HV302 ）
________
PWRGD -A （ HV312 ）
OV
引脚说明
PWRGD -D -
该电源良好输出引脚保持非活动状态的初始
电源应用和云后主动编程时间延迟
PWRGD -C变为有效。
PWRGD -C -
该电源良好输出引脚保持非活动状态的初始
电源应用和云后主动编程时间延迟
PWRGD -B变为有效。
PWRGD -B -
该电源良好输出引脚保持非活动状态的初始
电源应用和云后主动编程时间延迟
PWRGD -A变为有效。
PWRGD -A -
该电源良好输出引脚保持非活动状态的初始
电源的应用，去激活时，外部MOSFET
完全打开。
OV ...
这种过电压（ OV ）检测引脚，当上述上调
高门槛将立即导致GATE引脚被拉低
低。 GATE引脚将保持低电平，直到该引脚上的电压下降
低于低阈值限制，开始一个新的启动周期。
UV
- 这欠压（ UV）检测引脚，当低于其低
门槛限制将立即导致GATE引脚被拉低
低。 GATE引脚将保持低电平，直到该引脚上的电压
高于高阈值限制，开始一个新的启动周期。
V
EE
- 该引脚是电源输入到负端子
的电路。
1
14
VDD
2
13
TD
3
12
TC
4
11
TB
5
10
坡道
UV
6
9
门
VEE
7
8
SENSE
PWRGD逻辑
模型
HV302
HV312
条件
无效（未就绪）
ACTIVE （就绪）
无效（未就绪）
ACTIVE （就绪）
PWRGD -A / B / C / D
0
V
EE
1
ž喜
1
ž喜
0
V
EE
V
DD
–
该引脚为电源输入到正极端子
的电路。
TD =
从这个引脚到V连接电阻
EE
引脚设置时间
从PWRGD -C延迟会主动给PWRGD -D去积极。
TC =
从这个引脚到V连接电阻
EE
引脚设置时间
从PWRGD -B的延迟会主动给PWRGD -C持续活跃。
TB =
从这个引脚到V连接电阻
EE
引脚设置时间
从PWRGD -A的延迟会主动给PWRGD -B持续活跃。
RAMP =
该引脚提供一个电流输出，使得定时斜坡
当一个电容器连接时产生的电压。
门 -
这是栅极驱动器输出为外部N沟道
MOSFET。
SENSE -
电流检测电阻从这个引脚到V连接
EE
销方案的伺服控制电流限制和电路断路器
跳闸极限。
3
Rev. D的
04/17/02
Supertex公司，公司1235波尔多车道，桑尼维尔， CA 94089电话： （ 408 ） 744-0100传真： （ 408 ） 222-4895 www.supertex.com
SUPERTEX [ Supertex, Inc ]
