HV111
编程UVLO
GND
V
PP
V
PP
V
PP
R1
2.4MΩ
1mA
R
1
启用
PWRGD
UVLO
Q
1
R2
116k
1.2V
V
NN
V
NN
-48V
内部
HV111
漏
科幻gure 3
−
编程UVLO
在UVLO / ENABLE引脚可以很容易地覆盖
根据内部电压26V标称。在26V标称设置
由的值为2.4MΩ和116K的电阻分压器产生。这些
有20 ％的电阻，但是， 1 ％的精确相对于
另一种。要覆盖有两种选择。第一种方法是
只需使用一个低得多的阻抗分压，例如
20万，并在很大程度上忽视了内部分频器。另外，
内部阻抗可能是考虑到在一个帐户
网络并且UVLO计算为：
V
PP
* （ R2 || 116K ） / （ R1 ||值为2.4MΩ + R2 || 116K ）
记住，但是，在30％的变异
内部电阻会降低欠压锁定设定的精度
指出使用这种方法。
注意， UVLO / ENABLE引脚也可以用作
使具有标称1.20V跳变点和10％的
滞后。
图4
−
PWRGD高电平有效
上述电路的工作原理如下用于高
操作。如果PWRGD为低，则电流源通过
上拉是拉至V
NN
和双极结型晶体管Q1是饥饿
基极驱动电流并保持关闭状态。相反的Vbe电压
由串联二极管D1的保护。如果PWRGD是开放的，
那么目前有没有办法，只好流入基地
因此连接在DC / DC ENABLE引脚向直流/直流
接地参考（在HV111的漏极引脚） 。由于夹具
反相，因此，适当的高有效极性
确立。
电阻器R1，大小应为V
PP
/ 1mA至确保
最大PWRGD晶体管电流不超过
（记得用最大可能的V
PP
您的电路
看，而不是V的标称值
PP
).
此外， Q1必须额定工作最大
预期的V
PP
并有一个beta足够的大
最小V
PP
最小/ V
PP
max*1mA*β
民
> Ipullupmax的
直流/直流转换器（或者如果使用外部电阻器） 。
可选
GND
PWRGD高有效或低
（用于DC / DC高压接口/使能）
该PWRGD引脚是一个开漏低态有效MOSFET哪些
启用时，在内部电源栅极电压
MOSFET达到其满电压。 PWRGD输出是
名义上有源低，但是，所示的简单电路
（图4），可以将其转换为高态有效的操作。
-48V
BAT
直流/直流
V
PP
直流/直流
V
O
PWRGD
UVLO /
启用
启用
GND
V
NN
漏
HV111
图5
−
PWRGD启用
在图5中还示出了去耦电容器是不严格
要求，对PWRGD酒吧快速的dv / dt可能导致接头
可以毛刺UVLO引脚。这种去耦电容
确保毛刺就会被淘汰。
4
SUPERTEX [ Supertex, Inc ]
