STM32F103xC , STM32F103xD , STM32F103xE
表35 。
符号
t
W( CLK)
t
D( CLKL - NExL )
t
D( CLKH - NExH )
t
D( CLKL - NADVL )
t
D( CLKL - NADVH )
t
D( CLKL -AV )
t
D( CLKH - AIV )
t
D( CLKL - NOEL )
t
D( CLKH - NOEH )
t
D( CLKL -ADV )
t
D( CLKL - ADIV )
t
SU( ADV - CLKH )
t
H( CLKH -ADV )
FSMC_CLK期
FSMC_CLK低到FSMC_NEx低( X = 0〜 2 )
FSMC_CLK高FSMC_NEx高( X = 0〜 2 )
FSMC_CLK低到FSMC_NADV低
FSMC_CLK低到高FSMC_NADV
FSMC_CLK低到FSMC_Ax有效( X = 16 ... 25 )
5
电气特性
同步复用NOR / PSRAM读取时序
(1)(2)
参数
民
27.7
1.5
T
HCLK
+ 2
4
最大
单位
ns
ns
ns
ns
ns
0
ns
ns
T
HCLK
+1
T
HCLK
+ 0.5
12
0
6
ns
ns
ns
ns
ns
ns
ns
ns
FSMC_CLK高FSMC_Ax无效( X = 16 ... 25 )T
HCLK
+ 2
FSMC_CLK低到FSMC_NOE低
FSMC_CLK高FSMC_NOE高
FSMC_CLK低到FSMC_AD [15:0 ]有效
FSMC_CLK低到FSMC_AD [ 15 : 0 ]无效
FSMC_A / D: FSMC_CLK前[ 15 0 ]有效数据
高
FSMC_A / D [ 15 : 0 ] FSMC_CLK高Tg后的有效数据
HCLK
– 10
8
2
t
SU( NWAITV - CLKH )
FSMC_NWAIT有效的前FSMC_CLK高
t
H( CLKH - NWAITV )
1. C
L
= 15 pF的。
2.基于特征,而不是在生产测试。
FSMC_NWAIT有效后FSMC_CLK高
文档ID 14611第七版
67/123