欢迎访问ic37.com |
会员登录 免费注册
会员中心
企业资讯   人才招聘  
电子百科

电子百科

Datasheet下载 IC品牌 缩略语 技术文章 IC型号

产品导航

ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789
PDF
  • 产品
  • PDF

    • 最近搜索

    热门搜索

    搜索
    发布采购

    STM32F103R4T7AXXX 参数 Datasheet PDF下载

    STM32F103R4T7AXXX图片预览
    型号： STM32F103R4T7AXXX
    PDF下载： 下载PDF文件 查看货源
    内容描述： 基于ARM的低密度高性能线的32位MCU，具有16或32 KB闪存， USB ， CAN ，6个定时器， 2的ADC ，6个通信接口 [Low-density performance line, ARM-based 32-bit MCU with 16 or 32 KB Flash, USB, CAN, 6 timers, 2 ADCs, 6 communication interfaces]
    分类和应用： 闪存通信
    文件页数/大小： 80 页 / 1067 K
    品牌： STMICROELECTRONICS [ STMICROELECTRONICS ]
     浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第7页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第8页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第9页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第10页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第12页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第13页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第14页浏览型号STM32F103R4T7AXXX的Datasheet PDF文件第15页  
    STM32F103x4 ， STM32F103x6
    图2中。
    时钟树
    8兆赫
    HSI RC
    描述
    恒指
    /2
    USB
    预分频器
    /1, 1.5
    48兆赫
    USBCLK
    以USB接口
    HCLK
    以AHB总线，核心，
    内存和DMA
    以皮质系统定时器
    FCLK皮质
    自由运行的时钟
    PCLK1
    以APB1
    外设
    外设时钟
    使能（ 13位）
    72 MHz的最大
    时钟
    使（3比特）
    PLLSRC
    PLLMUL
    ..., x16
    x2, x3, x4
    PLL
    恒指
    PLLCLK
    HSE
    SW
    系统时钟
    /8
    AHB
    预分频器
    72兆赫
    /1, 2..512
    最大
    APB1
    预分频器
    /1, 2, 4, 8, 16
    36 MHz的最大
    CSS
    TIM2 ， TIM3
    到TIM2 ， TIM3
    如果（ APB1分频器= 1） ×1
    TIMxCLK
    其他
    x2
    外设时钟
    使（3比特）
    PLLXTPRE
    OSC_OUT
    OSC_IN
    4-16兆赫
    HSE OSC
    /2
    APB2
    预分频器
    /1, 2, 4, 8, 16
    72 MHz的最大
    外设时钟
    使能（ 11位）
    PCLK2
    到APB2
    外设
    TIM1定时器
    到TIM1
    如果（ APB2分频器= 1） ×1
    TIM1CLK
    其他
    x2
    外设时钟
    LSE
    以RTC
    /128
    OSC32_IN
    OSC32_OUT
    LSE OSC
    32.768千赫
    ADC
    预分频器
    /2, 4, 6, 8
    启用（1比特）
    到了ADC
    RTCCLK
    RTCSEL [1 ：0]的
    ADCCLK
    LSI RC
    40千赫
    LSI
    以独立看门狗（ IWDG ）
    IWDGCLK
    图例：
    主
    时钟输出
    /2
    PLLCLK
    恒指
    HSE
    系统时钟
    MCO
    HSE =高速外部时钟信号
    恒指=高速内部时钟信号
    LSI =低速内部时钟信号
    LSE =低速外部时钟信号
    MCO
    ai15176
    1.当HSI被用作PLL的时钟输入，可实现的最大系统时钟频率是
    64兆赫。
    2.对于USB功能可用， HSE和PLL必须被使能时，与CPU运行在任
    48 MHz或72 MHz的。
    3.有1微秒的ADC转换时间， APB2必须在14兆赫， 28兆赫和56兆赫。
    文档ID 15060牧师3
    11/80

    IC37:专业IC行业平台

    专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

    网站导航 Datasheet资料库 电子术语 电子百科
    服务中心 常见问题 委托交易 会员服务
    关于我们 公司简介 联系我们 免责申明

    产品索引：ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789

    深圳网络警察报警平台 公共信息安全网络监察 经营性网站备案信息 不良信息举报中心 工商网监电子标识 全国公安机关备案
    服务电话： 0755-32882616 0755-32882606 0755-32882608 0755-32882607 值班和投诉电话：13715251531 ©2004-2024 IC37网 版权所有：ic37.com 版权申明 公网安备44030402000606 粤ICP备13051289号-6