描述
图2.时钟树
STM32F103x8 ， STM32F103xB
FLITFCLK
闪存编程接口
8兆赫
HSI RC
恒指
/2
USB
预分频器
/1, 1.5
48兆赫
USBCLK
以USB接口
HCLK
到AHB
BUS ，
核心，
内存
和
DMA
皮质
系统
定时器
FCLK皮质
自由运行的时钟
PCLK1
以APB1
外设
外设时钟
使能（ 13
位）
72 MHz的最大
时钟
启用（ 3
位）
PLLSRC
PLLMUL
..., x16
x2, x3, x4
PLL
恒指
PLLCLK
HSE
SW
系统时钟
/8
AHB
预分频器
72兆赫
/1, 2..512
最大
APB1
预分频器
/1, 2, 4, 8, 16
36 MHz的最大
CSS
到TIM2 ， 3
TIM2,3 ， 4
和
4
如果（ APB1分频器= 1） ×1
TIMxCLK
其他
x2
外设时钟
启用（ 3
位）
PLLXTPRE
OSC_OUT
OSC_IN
4-16兆赫
HSE OSC
/2
APB2
预分频器
/1, 2, 4, 8, 16
72 MHz的最大
外设时钟
使能（ 11
位）
PCLK2
到APB2
外设
TIM1定时器
到TIM1
如果（ APB2分频器= 1） ×1
TIM1CLK
其他
x2
外设时钟
LSE
以RTC
/128
OSC32_IN
OSC32_OUT
LSE OSC
32.768千赫
ADC
预分频器
/2, 4, 6, 8
启用（ 1
位）
到了ADC
RTCCLK
RTCSEL [1 ：0]的
ADCCLK
LSI RC
40千赫
LSI
以独立看门狗（ IWDG ）
IWDGCLK
图例：
主
时钟输出
/2
PLLCLK
恒指
HSE
系统时钟
MCO
HSE =高速外部时钟
信号
恒指=高速内部时钟
信号
LSI =低速内部时钟
信号
LSE =低速外部时钟
信号
MCO
ai14903
1.当HSI被用作PLL的时钟输入，可实现的最大系统时钟频率是
64兆赫。
2.对于USB功能可用， HSE和PLL必须使能，以USBCLK运行在48处
兆赫。
3.有1微秒的ADC转换时间， APB2必须在14兆赫， 28兆赫和56兆赫。
12/105
DocID13587版本16
STMICROELECTRONICS [ STMICROELECTRONICS ]
