M24C64 ， M24C32
概要说明
这些我
2
C兼容电可擦除亲
可编程存储器（EEPROM）器件是奥尔加
认列的8192 ×8位（ M24C64 ）和4096 ×8位
(M24C32).
图2.逻辑图
VCC
表2.信号名称
E0, E1, E2
SDA
SCL
WC
V
CC
芯片使能
串行数据
串行时钟
写控制
电源电压
地
3
E0-E2
SCL
WC
M24C64
M24C32
SDA
V
SS
VSS
AI01844B
I
2
C使用一个2线串行接口，它包括一个
双向数据线和一个时钟线。该devic-
ES携带一个内置的4位设备类型标识代码
（1010 ），根据该余
2
C总线定义。
该设备的行为作为我的奴隶
2
C协议，
通过同步所有内存操作
串行时钟。读取和写入操作initiat-
由一个启动条件ED，由总线mas-产生
之三。在起始条件之后是设备
选择代码和读/写位（ RW ） （ DE-为
在划线
通过一个应答终止
边位。
当将数据写入存储器，使器件产生
serts的9时应答位
th
位时，
继总线主控器的8位传输。
当数据总线主机，总线读
高手确认收到的数据字节
以同样的方式。数据传输是通过终止
的ACK后，写一个停止条件，并经过
诺亚克的读取。
上电复位： V
CC
锁定写保护
为了防止数据损坏和意外的
在上电，上电写入操作
复位（POR）电路被包括在内。在上电时，
内部复位保持有效，直到V
CC
已达到
上电复位（ POR ）的阈值电压，
所有操作都将被禁用 - 该设备将无法重新
有反应的任何命令。以同样的方式，当
V
CC
滴从所述工作电压，下面的
上电复位（ POR ）阈值电压，所有OP-
操作被禁用，该设备将无法重新
有反应的任何命令。
一个稳定，有效的V
CC
（定义
和
任何应用之前，必须应用
逻辑信号。
图3. DIP ， SO ， TSSOP和UFDFPN
连接
M24C64
M24C32
E0
E1
E2
VSS
1
2
3
4
8
7
6
5
AI01845C
VCC
WC
SCL
SDA
注：请参阅
部分包维度
sions ，以及如何识别引脚1 。
4/26
STMICROELECTRONICS [ STMICROELECTRONICS ]
