欢迎访问ic37.com |
会员登录 免费注册
发布采购

AM29BL802CB80DWI1 参数 Datasheet PDF下载

AM29BL802CB80DWI1图片预览
型号: AM29BL802CB80DWI1
PDF下载: 下载PDF文件 查看货源
内容描述: 8兆位( 512K的x 16位) CMOS 3.0伏只,连拍模式,引导扇区闪存裸片修订版1 [8 Megabit (512 K x 16-Bit) CMOS 3.0 Volt-only, Burst-mode, Boot Sector Flash Memory-Die Revision 1]
分类和应用: 闪存
文件页数/大小: 17 页 / 292 K
品牌: SPANSION [ SPANSION ]
 浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第1页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第2页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第3页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第4页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第6页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第7页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第8页浏览型号AM29BL802CB80DWI1的Datasheet PDF文件第9页  
S U P P L E M E N T  
AC CHARACTERISTICS  
Burst Mode Read  
Speed Options and Temperature  
Ranges  
Parameter  
JEDEC  
Std.  
Description  
80R  
Unit  
Initial Access Time  
t
Max  
Max  
80  
ns  
LBA# Valid Clock to Output Delay  
(See Note)  
IACC  
Burst Access Time  
t
24  
ns  
BACC  
BAA# Valid Clock to Output Delay  
t
LBA# Setup Time  
Min  
Min  
Min  
Min  
Max  
6
2
6
2
4
ns  
ns  
ns  
ns  
ns  
LBAS  
LBAH  
BAAS  
BAAH  
t
t
LBA# Hold Time  
BAA# Setup Time  
t
BAA# Hold Time  
t
Data Hold Time from Next Clock Cycle  
BDH  
ACS  
Address Setup Time to CLK  
(See Note)  
t
Min  
Min  
6
2
ns  
ns  
Address Hold Time from CLK  
(See Note)  
t
ACH  
t
Output Enable to Output Valid  
Output Enable to Output High Z  
Chip Enable to Output High Z  
CE# Setup Time to Clock  
Max  
Max  
Min  
Min  
24  
25  
25  
6
ns  
ns  
ns  
ns  
OE  
t
OEZ  
t
CEZ  
CES  
t
Note: Initial valid data will be output after second clock rising edge of LBA# assertion.  
4
Am29BL802C Known Good Die  
 复制成功!