10 Mbps的ARCNET （ ANSI 878.1 ）控制器2Kx8片上RAM
数据表
第3章
针无
44,45,
46
说明引脚功能的
名字
符号
I / O
描述
微控制器接口
IN
A0/nMUX
在非复用模式下， A0 -A2的地址
输入位。 （A0是LSB ）上的复用
IN
A1
地址/数据总线， nMUX绑低， A1是开放的，
和ALE是联系在一起的地址锁存使能信号。
A2/ALE
IN
A1被连接到一个内部的上拉电阻。
I / O
AD0-AD2,
在非复用总线，这些信号被用作
D3-D7
低字节数据总线。在复
地址/数据总线， AD0 - AD2用作地址线
和作为低数据线（由ALE锁存） 。 D3- D7
始终仅用于数据。这些信号是
连接到内部上拉电阻。
D8-D15
I / O
D8 -D15总是作为高位字节的数据总线
仅适用于16位内部RAM的访问线路。当
16bit的访问被禁止时，这些信号总是您好
Z.启用或禁用16位访问
可编程的。数据交换技术是内置的。这些
信号被连接到内部的上拉电阻。
NWR / DIR
IN
NWR是为80XX CPU ， NWR是写信号输入。
低电平有效。
DIR是68xx的CPU ， DIR是公交车方向信号
输入。 （低：写高：读。 ）
NRD / NDS
IN
NRD针对80XX CPU ， NRD是读信号输入。
低电平有效。
NDS是68xx的CPU ，NDS是数据选通信号
输入。低电平有效。
n重设
IN
硬件复位信号。低电平有效。
nINTR
OUT
中断信号的输出。低电平有效。
NCS
IN
片选输入。低电平有效。
nIOCS16
OUT
该信号为低电平有效信号指示
只有CPU访问16位的数据。该信号
当CPU访问到数据寄存器被激活
只有当W16位为1 ，这个信号是相同的ISA
总线信号，但它不是开漏输出。外部
开漏缓冲器在需要时该信号
连接到ISA总线。
读取和写入总线访问时序模式选择
信号。该信号影响CPU时序的状态。
L：高速时序模式（仅适用于非复用
公交车）
H：正常时间模式
这个信号被连接到内部上拉寄存器。
地址
0-2
1,2,4,
7,9,
10,12,
13
数据0-7
47, 48,
3,5,
14-17
数据8-15
37
NWRITE /
方向
39
NREAD /
NDATA
频闪
n重设IN
nInterrupt
nChip
SELECT
NI / O
16位
指标
31
34
36
42
26
读/写
总线时序
SELECT
BUSTMG
IN
修订07年3月8日
第8页
SMSC COM20022I 3.3V Rev.C
数据表
SMSC [ SMSC CORPORATION ]
