ST8009
输入/输出引脚的芯片选择。
当L / R寄存器被置'0' ， EIO1被设定为输出，并EIO2被设定为输入（连接到V
SS
).
当L / R寄存器被置“1” ， EIO1被设定为输入（连接到V
SS
），以及EIO2设置为输出。
EIO1 ， EIO2
在输出时，设置为"H"而LP • XCK是"H"和96位数据被读取之后，将
到"L “为一个周期（从下降沿到失败的XCK的上升沿），之后将其返回到"H" 。
在输入时，芯片被选中而埃尔设为"L"之后的唱片的信号被输入。该芯片是
非选择的96位数据被读取之后。
LCD驱动输出引脚
CS0~CS95
直接对应于该数据锁存器的每一个位，一个电平（ V 0 ，V 2 ， V 3 ，V
SS
）被选择和
输出。
表真值示于"TRUTH TABLE"在功能性操作。
CAP1-
CAP1+
CAP2-
CAP2+
CAP3+
CAP4+
V
OUT
SID
SCLK
的DC / DC电压转换器。这个连接终端和CAP2-终端之间的电容。
的DC / DC电压转换器。这个连接终端和CAP1-终端之间的电容。
的DC / DC电压转换器。这个连接终端和CAP2-终端之间的电容。
的DC / DC电压转换器。这个连接终端和CAP2-终端之间的电容。
的DC / DC电压转换器。这个连接终端和CAP1-终端之间的电容。
的DC / DC电压转换器。这个连接终端和CAP2-终端之间的电容。
的DC / DC电压转换器。连接该端子和V之间的电容器
SS
.
串行指令数据。参见图1
串行时钟输入端。参见图1
（普通模式）
符号
V
DD
V
SS
功能
逻辑系统的电源引脚，连接到+2.5至+5.5 V.
接地引脚，连接到0 V.
当内部电源电路接通
内部电源电路将产生LCD偏置电压组（ V0 〜 V4）和那些
V0, V1
V2, V3
V4
电压设置由“LCD偏置集”寄存器。
当内部电源电路通过断开
提供偏置电压由电阻分压器设置外，并有更好的使用跟随器电路，以
持有这些电压。
确保电压被设定为使得V0
≧V1 ≧V2 ≧V3 ≧V4 ≧V
SS
DI3-DI0
未使用。 DI3 - DI0连接到V
SS
，不浮。
移位时钟脉冲输入引脚的双向移位寄存器
LP2
*数据被移位在所述的时钟脉冲的下降沿。
当使用灰度模式，则必须使用引脚。
当使用单色模式，则该引脚应短于LP1 。
XCK
未使用
不让它浮动，连接到V
SS
9/43
2006/11/1
V1.1
SITRONIX [ SITRONIX TECHNOLOGY CO., LTD. ]
