ST7033
读/写操作控制引脚（如果使用并行接口） 。
MPU类型
E_RD
接口模式
信号（指令或数据）上
E_RD
I
6800-series
E
数据总线将MPU被锁定
或该集成电路（取决于R / W）在
此信号的下降沿。
内部状态（或显示数据）
8080-series
/ RD
将被读出到数据总线之后
此信号的下降沿。
数据总线。
如果/ CSB信号不活化， D7 ... D0为高阻抗。
并行接口（ 6800或8080 ） ：
I / O端口，它连接到标准的8位微处理器的数据总线。
D0…D7
I
串行SPI接口（ 3线或4线） ：
SCLK ： D0 ;
SDA ： D1 〜 D3 ;
D4 〜 D7必须连接到VDD1 。
8
1
LCD驱动电源
OSC = “H” ：使用内置的振荡器。
OSC = “ L” ：两个外部时钟和内置的振荡器被禁止。和
OSC
I
显示电路将没有时钟，并保持在直流状态。对
避免这种情况，该芯片应该始终置于关断模式
之前停止时钟。
如果使用外部时钟时，该引脚连接至外部时钟。
1
电源
VSS
VDD1
动力
动力
地面上。
数字电路的电源电压。
2电源轨， VDD1和VDD2 ，可以连接在一起。
使用此电源是为选引脚的高电压电平。
VDD2
动力
动力
供应
模拟电路的电源电压。
2.电源轨， VDD和VDD2 ，可以连接在一起。
消极的LCD驱动器的电源电压。
XV0I ， XV0O ， XV0S
XV0I ， XV0O & XV0S应该分开在ITO布局。
XV0I ， XV0O & XV0S应连接在一起的FPC布置。
这是用于在液晶上的多级电源。
V0
≥
VG
≥
VM
≥
VSS
≥
XV0
V0I ， V0O & V0S应该分开在ITO布局。
V0I ， V0O & V0S应连接在一起的FPC布置。
VGI ， VGO & VGS应分开ITO布局。
VGI ， VGO & VGS应连接在一起的FPC布置。
VM
村
动力
供应
动力
LCD驱动电压公地。
保留监控内部电压调节器的参考电平，必须留
开。
TEST引脚。
必须修复到“ L”
设置升压级。
CP
I
VSS=4X;
VDD=5X.
1
3
1
6
7
4
4
5
V0I ， V0O ， V0S ;
VGI ， VGO ， VGS
动力
供应
配置引脚
模式
I
1
1.1版本
8/39
2009/07/17
SITRONIX [ SITRONIX TECHNOLOGY CO., LTD. ]
