SII
1151的PanelLink接收机
数据表
一般的交流规范
表2.一般交流规范
符号
T
DPS
T
CCS
T
IJIT
R
CIP
F
CIP
R
CIP
F
CIP
T
税
T
PDL
T
HSC
T
FSC
T
CLKPD
T
CLKPU
T
ST
T
I2CDVD
T
CTLW
T
RESET
参数
对内（ +到 - ）差分输入偏移
通道到通道差分输入偏移
最坏的情况下差分输入时钟抖动
公差
ODCK周期时间（每个时钟周期一个像素）
ODCK频率（每时钟周期一个像素）
ODCK周期时间（每个时钟的两个像素）
ODCK频率（每时钟周期两个像素）
输出时钟占空比
延迟PD ＃ / ＃ PDO低到高-Z输出
链接无效（ DE无效）到SCDT低
链接启用（ DE活动） ，以SCDT高
延时从RXC +无效到高阻输出
从RXC延迟+积极主动数据
ODCK高连数据输出
从SCL SDA数据有效延迟高到低
过渡
控制脉冲宽度
需要一个有效的I PD ＃信号低电平时间
2
C
RESET
条件
112MHz
112MHz
65兆赫
112兆赫
每一个像素
时钟
两个像素每
时钟
民
典型值
最大
355
7
465
270
40
112
80
56
60%
10
50
10
10
100
单位
ps
ns
ps
ps
ns
兆赫
ns
兆赫
ns
ms
DE边缘
µs
µs
R
CIP
ns
R
CIP
µs
笔记
1
1
2,3
1
1
1
1
7
1
1
1
8
25
17
12.5
40%
4
0.25
C
L
= 400pF时
2
10
700
1
5
6
1
笔记
1.
2.
3.
4.
5.
6.
7.
通过设计保证。
抖动指标 - 每DVI 1.0规格， 4.6节所定义的抖动。
抖动时钟恢复单元每DVI 1.0规格测量，第4.7节 - 电测
程序。
测量变送器断电。
2
所有的标准模式IC （ 100kHz和400kHz ）时序要求设计保证。
控制脉冲包括HSYNC ， VSYNC ， CTL1 ， CTL2和CTL3 。脉冲比这个最小宽度窄
说明书中被滤出，在接收机中，不会被看到，输出引脚。
ODCK占空比是独立的差分输入时钟的占空比和发射机IDCK占空比。
具体的操作模式的DC和AC参数
SII
1151顷列在下面的页面。
输出引脚时序规格取决于输出驱动能力的选择。规格
列出的两种模式：
SII
151B模式，这就要求没有我
2
Ç初始化;和
SII
1151模式，它允许
使用I输入的数据恢复和输出驱动优化
2
C语言编程。设计者应选择的模式
最适合自己的板级要求。
5
SiI-DS-0023-C
SILICONIMAGE [ Silicon image ]
