M66591GP
该M66591的引脚功能见表1.1 。
表1.1引脚M66591的功能
项
中央处理器
接口
D7/AD7-D1/AD
1, D0
输入/输出
引脚名称
D15-D8
输入/输出
输入/输出
名称/功能
数据总线
这些是数据总线从CPU访问的寄存器。
数据总线/地址总线
当选择16位独立总线，这些引脚用作数据总线的D7 -D0 。
当选择16位复用总线， D7 - D0输入/输出和AD7 - AD1输入是
在分时执行。在这种情况下， AD0是不使用。
A7 / ALE ， A6 -A1
输入
地址总线/地址锁存使能
当选择16位独立总线，这些引脚地址总线访问
从CPU寄存器。
当选择16位多路公交车， A7将成为ALE引脚，地址锁存
在下降沿。 A6 -A1中不被使用。
CS_N
RD_N
WR1_N
WR0_N
MPBUS
输入
输入
输入
输入
输入
芯片选择
当该引脚为低电平， M66591选择。
读选通
从低电平寄存器中读取数据。
D15 - D8字节写选通
的数据（ D15- D8）被写入到寄存器在上升沿。
D7-0字节写选通
的数据（ D7-D0 ）被写入到寄存器在上升沿。
总线模式选择
16位分离总线被选择为低电平。
16位多路传输总线被选择为高电平。
该引脚不应H / W复位后进行切换。
打断
接口
INT
产量
打断
中断请求给CPU。该引脚极性可以通过寄存器选择
设置。
DMA
接口
SD7/PA7-SD0/
PA0
DREQ
产量
输入/输出
分割总线/通用端口
这些引脚被用于选择分割总线（ DMA接口）或通用
端口（ GPIO ） 。
DMA请求
该引脚用于请求DMA传输D0_FIFO端口。该引脚极性
可通过寄存器设置来选择。
DACK
输入
DMA应答
DMA传送的D0_FIFO端口的低或高级别功能。极性
该引脚可通过寄存器设置来选择。
DSTB_N
输入
分割总线频闪
该引脚用作数据选通信号，当D0_FIFO端口已被设置为
分割总线（ DMA接口） 。
当数据引脚& FIFO / DMA控制引脚配置的RWstb位
寄存器2被设置为“1”（ RD / WR选通模式）时，该引脚用作数据选通信号。
DEND
输入/输出
传输终端
当管道的方向是“IN” ，该引脚接收完成信号传输作为
从任何其它外围芯片或CPU的输入信号。
当管道的方向是“ OUT ” ，该引脚指示转移的最后一个数据
输出信号。该引脚极性可以通过寄存器进行设置。
USB
接口
DHM
DFP广告管理系统
DFM
输入/输出
输入/输出
输入/输出
DHP
输入/输出
USB高速数据
连接USB总线的D +信号。
USB高速数据
连接USB总线的D-信号。
USB全速数据
通过一个43Ω 1 ％的电阻将此引脚连接到DHP 。
USB全速数据
通过一个43Ω 1 ％的电阻将此引脚连接到DHM 。
1
1
1
1
1
1
1
1
8
1
1
1
1
1
1
7
8
针
算
8
Rev.1.00二○○四年十一月三十〇日131第3页
RENESAS [ RENESAS TECHNOLOGY CORP ]
