HD74LS161A
同步4位二进制计数器（直接清除）
REJ03D0445–0200
Rev.2.00
Feb.18.2005
这种同步4位二进制计数器具有内部先行进位的高速计数应用
设计。由具有所有触发器提供同步操作同时计时，使得输出的变化
彼此一致时，以便通过计数使能输入端和内部选通指令。这种模式是操作
消除了通常与异步（脉动时钟）计数器相关联的输出计数尖峰。一
缓冲时钟输入触发器的时钟输入波形的上升沿（正向）边缘的四个触发器。这
计数器是完全可编程的;也就是说，输出可以被预设为任一电平。由于预置是同步的，建立
在负载输入一个低电平禁止计数器和使输出以符合下一个时钟后的设置数据
脉冲不管使能输入的水平。应该避免低到高的跳变，负载输入时
时钟为低，如果使能输入的高点或过渡期之前。清除功能是异步和低电平
在明确的输入设置所有四个触发器输出低电平，无论时钟，负载，或使能输入的水平。该
开展先行电路提供了级联计数器n位同步应用程序而无需额外获得。
有助于实现这一功能的是两个计数使能输入和一个脉动进位输出。两个计数使能
输入（ P和T ）必须高至计数，并输入T被前馈，以使脉动进位输出。脉动进位
输出从而使意愿产生一个高电平的输出脉冲的持续时间约等于高级别
在Q的部分
A
输出。这个高层次的溢流脉动进位脉冲可以被用来使连续级联级。
在时钟输入为高的高到低级别的跳变，使P或T的投入，才会发生。
特点
•
订购信息
部件名称
HD74LS161AP
HD74LS161AFPEL
HD74LS161ARPEL
套餐类型
DILP - 16针
SOP- 16引脚（ JEITA ）
SOP- 16引脚（ JEDEC ）
封装代码
（以前的代码）
PRDP0016AE-B
(DP-16FV)
PRSP0016DH-B
(FP-16DAV)
PRSP0016DG-A
(FP-16DNV)
包
缩写
P
FP
RP
大坪缩写
（数量）
—
EL （ 2000个/卷）
EL （ 2500个/卷）
注：请咨询售楼处为上述方案的可用性。
Rev.2.00 ， Feb.18.2005 ，页10 1
RENESAS [ RENESAS TECHNOLOGY CORP ]
