HD74HC563 ， HD74HC573
八路透明锁存器（带3态输出）
REJ03D0629-0200
（上ADE- 205-509 ）
Rev.2.00
2006年3月30日
描述
当锁存使能（ LE ）输入为高电平， HD74HC563的Q输出将遵循的D输入的反转和
HD74HC573的Q输出将跟随D输入。当锁存使能变低，在D输入端的数据将
在输出端保留，直到锁定高再次启用回报。当一个高逻辑电平被施加到输出控制
输入时，所有输出为高阻抗状态，而不管是什么信号都出现在其它输入和状态
存储元件。
特点
•
高速运行：吨
pd
（数据为Q，
Q)
= 11 ns的典型值（C
L
= 50 pF的）
•
高输出电流： 15输入通道负载扇出
•
宽工作电压： V
CC
= 2至6 V
•
低输入电流： 1
µA
最大
•
低静态电源电流：I
CC
（静态） = 4
µA
MAX（ TA = 25 ° C）
•
订购信息
部件名称
HD74HC563P
HD74HC573P
HD74HC563FPEL
HD74HC573FPEL
HD74HC563RPEL
HD74HC573RPEL
HD74HC573TELL
套餐类型
DILP - 20针
SOP- 20引脚（ JEITA ）
SOP- 20引脚（ JEDEC ）
TSSOP -20引脚
封装代码
（以前的代码）
PRDP0020AC-B
(DP-20NEV)
PRSP0020DD-B
(FP-20DAV)
PRSP0020DC-A
(FP-20DBV)
PTSP0020JB-A
(TTP-20DAV)
包
缩写
P
FP
RP
T
—
EL （ 2000个/卷）
EL （ 1000个/卷）
ELL （ 2000个/卷）
大坪缩写
（数量）
注：请咨询售楼处为上述方案的可用性。
功能表
输入
输出控制
L
L
L
Q
0
:
Q
0
:
LATCH ENABLE
H
H
L
数据
H
L
X
HD74HC563
L
H
Q
0
输出
HD74HC573
H
L
Q
0
Z
H
X
X
Z
建立Q的指示稳态沙爹输入条件之前的水平。
Q补
0
或水平
Q
在表示稳态输入条件建立之前。
Rev.2.00二○○六年三月三十日第1页10
RENESAS [ RENESAS TECHNOLOGY CORP ]
