MULTIJUNCTION TIMERS
10.1 Outline of Multijunction Timers
10
Clock bus
Input event bus
Output event bus
3 2 1 0 3 2 1 0
0 1 2 3
IRQ2
clk
clk
clk
clk
clk
clk
clk
TOP 0
TOP 1
TOP 2
TOP 3
TOP 4
TOP 5
TOP 6
udf
udf
udf
udf
udf
udf
udf
F/F0
F/F1
F/F2
TO0 (P110)
TO1 (P111)
TO2 (P112)
TO3 (P113)
TO4 (P114)
TO5 (P115)
en
en
en
en
en
en
en
S
IRQ2
IRQ2
IRQ2
IRQ2
IRQ2
IRQ1
TCLK0 (P124) TCLK0S
IRQ9
TIN0 (P150)
TIN0S
S
F/F3
F/F4
F/F5
DMA3,DMA commom
PRS0
PRS1
PRS2
BCLK/2
S
S
S
S
F/F6
F/F7
TO6 (P116)
TO7 (P117)
IRQ9
TIN1 (P151)
TIN1S
IRQ1
IRQ6
clk
clk
TOP 7
TOP 8
udf
udf
DMA6
en
en
S
S
IRQ9
S
S
S
F/F8
F/F9
TO8 (P100)
TO9 (P101)
TO10 (P102)
IRQ6
IRQ5
TIN2 (P152)
TIN2S
clk
clk
S
TOP 9
udf
udf
en
en
DMA7
TOP 10
F/F10
IRQ12
IRQ0
IRQ0
IRQ0
S
clk
clk
clk
clk
clk
TIO 0
TIO 1
TIO 2
TIO 3
TIO 4
udf
udf
udf
udf
udf
en/cap
en/cap
en/cap
en/cap
en/cap
S
S
S
F/F11
F/F12
F/F13
TO11 (P103)
TO12 (P104)
TO13 (P105)
TIN3 (P153)
TIN4 (P154)
TIN5 (P155)
TIN3S
TIN4S
TIN5S
DMA1
IRQ12
S
S
S
IRQ12
IRQ12
IRQ0
IRQ4
S
S
F/F14
F/F15
TO14 (P106)
TO15 (P107)
S
TIN6 (P156)
TIN6S
S
S
IRQ4
TCLK1 (P125)
TIN7 (P157)
TCLK1S
TIN7S
IRQ8
clk
clk
S
S
TIO 5
TIO 6
udf
udf
en/cap
en/cap
S
S
F/F16
F/F17
TO16 (P93)
TO17 (P94)
S
DMA8
IRQ8
IRQ4
TCLK2 (P126) TCLK2S
TIN8 (P140)
TIN9 (P141)
TIN10 (P142)
TIN8S
TIN9S
TIN10S
S
S
S
S
DMA9
IRQ8
IRQ4
clk
clk
clk
S
S
S
TIO 7
TIO 8
TIO 9
udf
udf
udf
en/cap
en/cap
en/cap
DMA0
DMA
common
S
S
F/F18
TO18 (P95)
IRQ3
IRQ8
IRQ8
F/F19
F/F20
TO19 (P96)
TO20 (P97)
IRQ3
TIN11 (P143)
TIN11S
3 2 1 0 3 2 1 0
PRS0–5
0 1 2 3
: Prescalers
F/F : Output flip-flop
S
: Selector
Notes: • IRQ0-18 denotes interrupt signals, of which the same number represents the same group of interrupts.
• DMA0-9 and DMA common denote DMA request signals to the DMAC.
• AD0TRGa and AD1TRG denote trigger signals to the A-D0 and A-D1 converters, respectively.
Figure 10.1.1 Block Diagram of MJT (1/4)
32180 Group User’s Manual (Rev.1.0)
10-5
RENESAS [ RENESAS TECHNOLOGY CORP ]
