FM25L16B - 16Kb的3V SPI F-RAM
该BP1和BP0位和写使能锁存
的是防止所述存储器中的唯一机制
从写入。其余的写保护功能
保护无意中更改数据块保护位。
WPEN位控制硬件的效果
/ WP引脚。当WPEN为低电平时， / WP引脚是
忽略不计。当WPEN为高电平时， / WP引脚控制
写访问状态寄存器。这样的状态
寄存器是写保护的，如果WPEN = 1 / WP = 0 。
该方案提供了一个写保护机制，
它可以防止软件编写
在任何情况下存储器。发生这种情况时，如果
BP1和BP0设置为1， WPEN位被设置为1 ，
和/ WP设置为0时，因为该块
保护位防止写内存和/ WP
在硬件信号防止改变块
保护位（如果WPEN高） 。因此，在这个
条件，必须参与允许硬件
写操作。下面的表总结了
写保护状态。
表4.写保护
WEL
WPEN
/ WP
0
X
X
1
0
X
1
1
0
1
1
1
保护块
保护
保护
保护
保护
未受保护的块
保护
无保护
无保护
无保护
状态寄存器
保护
无保护
保护
无保护
内存操作
SPI接口，其能够相对
高时钟频率，凸显了快速写
在F - RAM技术的能力。与SPI总线
的EEPROM中， FM25L16B可以执行顺序
以总线速度写入。无页寄存器是必要的，
可以执行任何数量的顺序写入的。
写操作
所有写入到所述存储器阵列以一个雷恩
操作码。接下来的操作码是写指令。
此操作码后面是两个字节的地址
值。上部5位地址将被忽略。在
总，11位用于指定第一个数据的地址
在写操作的字节。随后的字节是数据
并且它们被依次写入。地址是
递增的内部，只要总线主
继续发出时钟。如果地址为7FFh的最后一个地址
到达时，计数器将翻转到000H 。数据
先写MSB 。写操作如图
图9 。
不同于EEPROM的，任意数量的字节可
依次写入并且每个字节被写入到
内存后，立即将其移入（后
8
th
时钟） 。中/ CS的上升沿终止
写操作码的操作。
读操作
中/ CS下降沿后，主机可以发出
一个READ操作码。根据这一指令是两
字节的地址值。上5位的地址的
将被忽略。总共，11位指定的地址
在读操作的第一个字节。在操作码之后
和地址齐全， SI行被忽略。该
总线主机发出8个时钟周期，有一位读出
每一个。地址内部递增只要
总线主机继续发布时钟。如果最后的
到达地址为7FFh的地址计数器将翻转
到000h 。数据先读MSB 。的上升沿
/ CS终止READ操作码的操作。读
操作示于图10中。
HOLD
该/ HOLD引脚可被用来中断一个串行
操作时没有中止它。如果总线主机将
在/ HOLD引脚为低电平时SCK为低电平时，电流
操作将暂停。服用/ HOLD引脚为高电平
而SCK为低将恢复操作。该
中/ HOLD转换必须发生在SCK为低，
但SCK引脚可以在保持状态切换。
修订版1.3
2011年3月
第14页第7
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
