FM25CL64B - 64Kb的3V SPI F-RAM
该BP1和BP0位和写使能锁存
的是防止所述存储器中的唯一机制
从写入。其余的写保护功能
保护无意中更改数据块保护位。
WPEN位控制硬件的效果
/ WP引脚。当WPEN为低电平时， / WP引脚是
忽略不计。当WPEN为高电平时， / WP引脚控制
写访问状态寄存器。这样的状态
寄存器是写保护的，如果WPEN = 1 / WP = 0 。
表4.写保护
WEL
WPEN
/ WP
0
X
X
1
0
X
1
1
0
1
1
1
该方案提供了一个写保护机制，
它可以防止软件写入内存
在任何情况下。如果发生这种情况的BP1和
BP0设置为1， WPEN位被设置为1 ，和/ WP为
设置为0时，因为数据块保护位
防止写入存储器和/ WP信号
硬件防止改变块保护位（如果
WPEN高） 。因此，在这种情况下，硬件
必须参与，允许写操作。该
下表总结了写保护
条件。
保护块
保护
保护
保护
保护
未受保护的块
保护
无保护
无保护
无保护
状态寄存器
保护
无保护
保护
无保护
内存操作
SPI接口，其能够相对
高时钟频率，凸显了快速写
在F - RAM技术的能力。与SPI总线
的EEPROM中， FM25CL64B可以执行顺序
以总线速度写入。无页寄存器是必要的，
可以执行任何数量的顺序写入的。
写操作
所有写入到存储器开始用OP- WREN
与/ CS代码被断言和无效。该
接下来的操作码是写。在写操作码是
接着是两个字节的地址值。上3-
的地址的位被忽略。在总共13位
指定写入的第一数据字节的地址
操作。这是第一个数据的起始地址
在写操作的字节。随后的字节是数据
字节，它们被依次写入。地址是
递增的内部，只要总线主
继续发布时钟和保持/ CS为低电平。如果
1FFFh的是达到最后一个地址时，计数器将推出
到0000h。数据首先写入高位。上升
中/ CS边缘终止写操作。写
操作示于图9中。
EEPROM的使用页面缓存来提高他们的写
吞吐量。该补偿技术“S
天生就慢的写入操作。 F- RAM存储器
没有页面缓冲器，因为每个字节被写入
到F- RAM阵列之后，立即被时钟
（后8
th
时钟） 。这允许任意数目的字节
要写入页面没有缓存的延迟。
读操作
中/ CS下降沿后，主机可以发出
一个READ操作码。下面的READ命令是
一个两字节的地址值。高3位的
地址信息被忽略。在总共13位用于指定
在读操作的第一个字节的地址。这是
读出的第一个字节的起始地址
操作。操作码和地址被发出后，
该设备驱动列于下一个8读出的数据
时钟。中读出的数据在SI输入被忽略
字节。随后的字节是数据字节，这是
依次读出。地址递增
在内部，只要总线主机继续发布
时钟和/ CS为低电平。如果1FFFh的最后地址是
到达时，计数器将翻转到0000h。数据
第一次读到MSB 。中/ CS的上升沿终止
读操作。读操作显示在
网络连接gure 10 。
HOLD
该/ HOLD引脚可被用来中断一个串行
操作时没有中止它。如果总线主机将
在/ HOLD引脚为低电平时SCK为低电平时，电流
操作将暂停。服用/ HOLD引脚为高电平
而SCK为低将恢复操作。该
中/ HOLD转换必须发生在SCK为低，
但SCK引脚可以在保持状态切换。
修订版1.2
2011年2月
第14页第7
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
