FM24C512
寻址概述
之后， FM24C512 （如接收器）确认
从机地址的主机可以将剩余的
用于写入操作的存储器地址的一部分。
完整的地址由在A15位的指定
从地址和两个额外的字节（ A14-
A0）。第一个地址字节指定A14 A8 ，其中
第一的八位是不会在意。以下
高地址字节是低字节（ A7 A0 ） 。
地址值A（ 14 ： 0 ）在内部锁存。该
MSB A15不会被锁存。每个接入引起的
锁存的地址值被增加
自动。当前的地址是是值
在闩锁保持，无论是新写入的值或
处理后的最后一次访问。当前地址
将只要权力仍然还是被保持到一个新的
值被写入。读操作总是使用当前
地址，但A15必须被指定。随机
读地址可以通过启动一个写装
下面的操作说明。
每个数据字节发送之后，刚好在
承认，在FM24C512递增内部
地址锁存。这使得下一个连续字节到
与无需要额外的寻址访问。
当自动递增，用户必须意识到，
地址不递增，从7FFFh表示为
8000H并没有从FFFFh换到0000h 。
存储器应视为两个单独的
地址空间，一个上部和下部。当最后一个
在下半部分（ 7FFFh表示）地址为止，该
地址返回到0000h 。同样，当最后一个
在上半部分（ FFFFh时）地址为止，该
地址翻转到8000H 。
数据传输
地址信息发送完毕后，
总线主控器和之间的数据传输
FM24C512可以开始。用于读出操作的
FM24C512将放置8个数据位的总线上，然后等待
为感谢来自主站。如果
确认时， FM24C512将转移
下一个连续字节。如果确认没有发送，
该FM24C512将结束读操作。对于
写操作时， FM24C512将接受8个数据
从主站位，然后发送一个应答。所有
数据传送发生时最高有效位（最显著位）在前。
操作为写操作和读操作进行说明
下文。
写操作
所有的写操作首先从器件地址，然后
存储器地址。总线主机表示写
通过设定的最低位从机地址来操作
一0 。处理后，总线主机发送的每个
数据的字节的存储器和存储器
产生一个应答条件。顺序
字节可以通过地址空间写入
然而，必须注意的时候自动
递增。该存储器被分成一个
上部和下部的地址空间。自动递增
该装置的特征将导致地址包
从7FFFh表示在较低的一半，并保鲜膜到0000h的
从FFFFh到8000H的的上半
内存。
不像其他的非易失性存储器技术，
基本上没有写入延迟FRAM 。
由于的读取和写入访问时间
底层存储是相同的，用户
经历总线上没有延迟。整个内存
周期发生在比单个总线时钟的时间更少。
因此，任何操作，包括读或写
可以按照写立即发生。
应答查询，使用的技术
的EEPROM ，以确定是否一个写入已经完成的
不必要的，将始终返回准备
条件。
在内部，经过实际的内存写操作
8
th
数据位被传输。这将是前完成
在应答中发送。因此，如果用户
希望中止写不改变内存
的内容，这应该用一个启动或停止做
前8条件
th
数据位。该FM24C512
不使用页面缓冲。
存储阵列可以使用写保护
WP引脚。拉WP引脚为高电平，将写保护
所有地址。该FM24C512将不承认
数据字节被写入时， WP活跃。在
此外，地址计数器将不若增加
写在尝试对这些地址。设置WP
低将停用此功能。 WP是内部
扯了下来。 WP的状态应保持稳定
从开始的命令，直到地址
完整的。
图5和6中示出了两个单字节
和多写。
内存操作
该FM24C512被设计的方式来操作
非常类似于其他的2线接口存储器
产品。主要的差别从结果
FRAM的性能更高的写入能力
技术。这些改进导致一些
该FM24C512和一个类似的差异
在配置写入EEPROM 。完整
1.0版
2006年8月
第12页5
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
