TFP401 ， TFP401A
TI
PanelBus
数字接收机
SLDS120B - 2000年3月 - 修订2003年6月
功能框图
3.3 V
3.3 V
1.8 V
调节器
内部50 Ω
终止
RED(0-7)
Rx2+
Rx2-
Rx1+
Rx1-
Rx0+
Rx0-
+
_
通道2
LATCH
通道1
LATCH
通道0
LATCH
CH2(0-9)
CTL3
CTL2
数据恢复CH1 （ 0-9 ）
TMDS
和
解码器
同步
CH0(0-9)
3.3 V
71
44
51
8
PANEL
接口
+
_
GRN(0-7)
CTL1
RXC +
RXC-
+
_
PLL
终端功能
终奌站
名字
AGND
AVDD
CTL [3： 1]
DE
号
79,83,87,
89,92
82,84,88,
95
42,41,40
46
I / O
GND
VDD
DO
DO
模拟地 - 地参考和电流回路的模拟电路。
模拟VDD - 电源对模拟电路。标称3.3 V
通用控制信号 - 用于用户定义的控制。 CTL1不掉电通过PDO 。
输出数据使能 - 用来显示活动视频显示与非活动显示或空白时间的时间。
在空白的，只有HSYNC， VSYNC ，和CTL1-3被发送。在活动显示，或者非空的时候，
只有像素数据， QE [23：0 ]和QO [23：0 ]被发送。
DFO
1
DI
讯
DVDD
EXT_RES
HSYNC
RSVD
OVDD
ODCK
金
DGND
5,39,68
合
GND
VDD
AI
DO
DI
VDD
DO
6,38,67
96
48
99
18,29,43,
57,78
44
市
圳
深
科
技
输出时钟数据格式 - 控制输出时钟（ ODCK ）格式或者TFT和DSTN面板的支持。为
TFT支持ODCK时钟继续运行。对于DSTN支持ODCK只有时钟当DE为高，否则
ODCK保持低电平时， DE为低。
高：支持DSTN / ODCK保持低电平时， DE =低
低：支持TFT / ODCK连续运行。
数字地 - 地参考和电流回路的数字核心
数字VDD - 电源数字内核。标称3.3 V
内部阻抗匹配 - 该TFP401 / 40A ，50是内部优化的阻抗匹配
Ω.
An
外部电阻连接到该引脚会对器件性能没有影响。
水平同步输出
版权所有。必须绑高的正常运行。
输出驱动器VDD - 电源的输出驱动器。标称3.3 V
输出数据时钟 - 像素时钟。所有的像素输出的QE [23：0 ]和QO [23： 0]（如果在2像素/时钟模式）连同
DE， HSYNC， VSYNC和CTL [3： 1]被同步到该时钟。
有
高：主动显示时间
低：空白时间
限
公
司
，
18
66
43
41
5
描述
邮政信箱655303
•
达拉斯，德克萨斯州75265
85
，
QQ
：
+
_
BLU(0-7)
VSYNC
HSYNC
19
QE(0-23)
QO(0-23)
ODCK
DE
SCDT
CTL3
CTL2
CTL1
VSYNC
HSYNC
3
QUANTUM [ QUANTUM RESEARCH GROUP ]
