Contents
..............................
1.1 Part differences
. . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Enabling / Disabling Keys
. . . . . . . . . . . . . . . . . . . .
2 Hardware & Functional
. . . . . . . . . . . . . . . . . . . . .
2.1 Matrix Scan Sequence
. . . . . . . . . . . . . . . . . . . . . .
2.2 Disabling Keys; Burst Paring
. . . . . . . . . . . . . . . . . . .
2.3 Response Time
. . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Oscillator
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 Sample Capacitors; Saturation
.................
2.6 Sample Resistors
. . . . . . . . . . . . . . . . . . . . . . . .
2.7 Signal Levels
. . . . . . . . . . . . . . . . . . . . . . . . . .
2.8 Matrix Series Resistors
. . . . . . . . . . . . . . . . . . . . .
2.9 Key Design
. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10 PCB Layout, Construction
. . . . . . . . . . . . . . . . . . .
2.10.1 LED Traces and Other Switching Signals
............
2.10.2 PCB Cleanliness
.......................
2.11 Power Supply Considerations
.................
2.12 Startup / Calibration Times
. . . . . . . . . . . . . . . . . . .
Table 2-1 Basic Timings
......................
2.13 Reset Input
..........................
2.14 Spread Spectrum Acquisitions
. . . . . . . . . . . . . . . . .
2.15 Detection Integrators
. . . . . . . . . . . . . . . . . . . . . .
2.16 FMEA Tests
. . . . . . . . . . . . . . . . . . . . . . . . . .
2.17 Wiring
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 2.2 - Pin Listing
.......................
Figure 2.7 Wiring Diagram
......................
3 Serial Communications
. . . . . . . . . . . . . . . . . . . . .
3.1 DRDY Pin
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 SPI Communications
......................
3.3 Command Error Handling
. . . . . . . . . . . . . . . . . . . .
4 Control Commands
. . . . . . . . . . . . . . . . . . . . . . .
4.1 Null Command - 0x00
. . . . . . . . . . . . . . . . . . . . . .
4.2 Enter Setups Mode - 0x01
. . . . . . . . . . . . . . . . . . . .
4.3 Cal All - 0x03
. . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 Force Reset - 0x04
. . . . . . . . . . . . . . . . . . . . . . .
4.5 General Status - 0x05
. . . . . . . . . . . . . . . . . . . . . .
4.6 Report 1st Key - 0x06
. . . . . . . . . . . . . . . . . . . . . .
4.7 Report Detections for All Keys - 0x07
. . . . . . . . . . . . . .
Table 4.1 Bits for key reporting and numbering
............
4.8 Report Error Flags for All Keys - 0x0b
. . . . . . . . . . . . . .
1 Overview
3
3
3
3
3
3
3
4
4
4
4
5
5
6
6
6
6
6
6
6
7
7
7
8
8
9
10
10
10
11
11
11
12
12
12
12
13
13
13
13
...................
...................
4.11 Eeprom CRC - 0x0e
. . . . . . . . . . . . . . . . . . . . . .
4.12 Return Last Command - 0x0f
. . . . . . . . . . . . . . . . . .
4.13 Internal Code - 0x10
. . . . . . . . . . . . . . . . . . . . . .
4.14 Internal Code - 0x12
. . . . . . . . . . . . . . . . . . . . . .
4.15 Data Set for One Key - 0x4k
. . . . . . . . . . . . . . . . . .
4.16 Status for Key ‘k’ - 0x8k
....................
4.17 Cal Key ‘k’ - 0xck
. . . . . . . . . . . . . . . . . . . . . . . .
4.18 Command Sequencing
. . . . . . . . . . . . . . . . . . . . .
Table 4.2 Command Summary
....................
5 Setups
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 Negative Threshold - NTHR
. . . . . . . . . . . . . . . . . . .
5.2 Positive Threshold - PTHR
...................
5.3 Drift Compensation - NDRIFT, PDRIFT
. . . . . . . . . . . . .
5.4 Detect Integrators - NDIL, FDIL
. . . . . . . . . . . . . . . . .
5.5 Negative Recal Delay - NRD
. . . . . . . . . . . . . . . . . . .
5.6 Positive Recalibration Delay - PRD
...............
5.7 Burst Length - BL
. . . . . . . . . . . . . . . . . . . . . . . .
5.8 Adjacent Key Suppression - AKS
................
5.9 Oscilloscope Sync - SSYNC
. . . . . . . . . . . . . . . . . . .
5.10 Mains Sync - MSYNC
.....................
5.11 Burst Spacing - BS
. . . . . . . . . . . . . . . . . . . . . . .
5.12 Lower Signal Limit - LSL
. . . . . . . . . . . . . . . . . . . .
5.13 Host CRC - HCRC
. . . . . . . . . . . . . . . . . . . . . . .
Table 5.1 Setups Block
.......................
Table 5.2 Key Mapping
.......................
Table 5.3 Setups Block Summary
..................
6 Specifications
..........................
6.1 Absolute Maximum Electrical Specifications
. . . . . . . . . . .
6.2 Recommended operating conditions
. . . . . . . . . . . . . . .
6.3 DC Specifications
. . . . . . . . . . . . . . . . . . . . . . . .
6.4 Timing Specifications
. . . . . . . . . . . . . . . . . . . . . .
6.5 Mechanical Dimensions
. . . . . . . . . . . . . . . . . . . . .
6.6 Marking
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 Appendix
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1 8-Bit CRC Algorithm
. . . . . . . . . . . . . . . . . . . . . . .
7.2 1-Sided Key Layout
. . . . . . . . . . . . . . . . . . . . . . .
7.3 PCB Layout
. . . . . . . . . . . . . . . . . . . . . . . . . . .
4.9 Report FMEA Status - 0x0c
4.10 Dump Setups Block - 0x0d
13
13
13
13
13
13
14
14
14
14
16
18
18
18
18
19
19
19
20
20
20
20
20
21
21
22
22
23
24
24
24
24
24
24
25
26
26
27
27
lQ
2
QT60248-AS R4.02/0405
QUANTUM [ QUANTUM RESEARCH GROUP ]
