2006年11月
修订版0.2
引脚说明
符号
A
ASM2P5T905A
I / O
I
TYPE
可调整的
1
描述
时钟输入。 A为差分时钟输入的"true"的一面。如果在操作单端
模式中，A是时钟输入。
互补时钟输入。 A / V
REF
是A的"complementary"侧，如果输入的是在
差分模式。如果在单端模式下， A / V操作
REF
连接到GND 。为
在差分模式下， A / V单端工作
REF
应该被设置为所期望的切换
电压答：
2.5V LVTTL
V
REF
= 1250mV
1.8V LVTTL ， eHSTL V
REF
= 900mV
HSTL
V
REF
= 750mV
LVEPECL
V
REF
= 1082mV
门控制尺寸Qn输出。当
G
为低时，这些输出被使能。当
G
is
高，这些输出是异步禁用，以由GL指定的水平
4
.
指定输出禁止水平。如果高，输出禁用高。如果低电平时，输出
禁用低。
时钟输出
选择单端2.5V LVTTL （ HIGH ） ， 1.8V LVTTL （ MID ）时钟输入或差分
（ LOW ）时钟输入
设置输出驱动器的驱动力是2.5V LVTTL （ HIGH ） ， 1.8V LVTTL （ MID ）
或HSTL （ LOW ）兼容。使用与V一起
DDQ
设置的界面层。
电源为设备的核心和投入
电源的设备输出。采用2.5V LVTTL输出时，V
DDQ
应
连接到V
DD
.
供电回报所有电源
A / V
REF
I
可调整的
1
G
GL
Qn
RXS
TXS
V
DD
V
DDQ
GND
I
I
O
I
I
LVTTL
5
LVTTL
5
可调整的
2
3级
3
3级
3
PWR
PWR
PWR
注： 1。输入能够翻译下面的接口标准。用户可以进行选择：
单端2.5V LVTTL电平
单端1.8V LVTTL电平
or
差分2.5V / 1.8V LVTTL电平
差分HSTL和eHSTL水平
差LVEPECL水平
2.输出是用户可选择的驱动2.5V ， 1.8V LVTTL ， eHSTL ，或HSTL接口电平与适当的V使用时
DDQ
电压。
3.3电平输入是静态输入，必须连接到V
DD
或GND或悬空。这些输入是不是热插入或过压容限。
4.由于门的控制是异步的，欠幅脉冲是可能的。这是用户的责任或者时间门控信号，以尽量减少
欠幅脉冲或可能性能够容忍他们在往下流电路。
5.引脚列为LVTTL输入将接受2.5V的信号时， RXS = HIGH或1.8V信号时， RXS = LOW或MID 。
绝对最大额定值
1
符号
V
DD
V
DDQ
V
I
V
O
V
REF
T
英镑
T
J
电源电压
输出电源
2
输入电压
输出电压
3
参考电压
3
储存温度
结温
2
描述
最大
-0.5到+3.6
-0.5到+3.6
-0.5到+3.6
-0.5到V
DDQ
+0.5
-0.5到+3.6
-65〜 + 165
150
单位
V
V
V
V
V
°C
°C
注意：
1.These仅仅是极限参数，并不意味着对使用功能。暴露在绝对最大额定值的时间可能会影响器件长时间
可靠性。
2. V
DDQ
和V
DD
内部独立运作。需要满足无电源排序要求。
3.不超过3.6V 。
2.5V单倍数据速率1 ： 5时钟缓冲器TERABUFFER
注意：本文档中的信息如有更改，恕不另行通知。
3 19
PULSECORE [ PulseCore Semiconductor ]
