欢迎访问ic37.com |
会员登录 免费注册
发布采购

ASM2I2310AF-24TT 参数 Datasheet PDF下载

ASM2I2310AF-24TT图片预览
型号: ASM2I2310AF-24TT
PDF下载: 下载PDF文件 查看货源
内容描述: 2.5 V至3.3 V高性能时钟缓冲器 [2.5-V TO 3.3-V High-Performance Clock Buffer]
分类和应用: 时钟驱动器逻辑集成电路光电二极管ISM频段
文件页数/大小: 11 页 / 457 K
品牌: PULSECORE [ PulseCore Semiconductor ]
 浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第1页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第2页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第4页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第5页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第6页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第7页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第8页浏览型号ASM2I2310AF-24TT的Datasheet PDF文件第9页  
2006年11月
修订版0.3
功能表
输入
2G
L
L
H
H
ASM2P2310A
产量
CLK
1G
L
H
L
H
1Y[0:4]
L
CLK
1
L
CLK
1
2Y[0:4]
L
L
CLK
1
CLK
1
注: 1后,在CLK输入检测到一个下降沿时,输出和输入CLK如果控制引脚为高。
详细说明
输出使能干扰抑制电路
假信号抑制电路的目的是为了确保在输出使能序列与时钟输入同步
这样,输出缓冲器被使能或在输入时钟的下一个完整的周期(负边沿被触发禁用
输入时钟)(参见图1) 。
对G输入必须满足时序要求(T
su
, t
h
)根据开关特性表预测
手术
.
CLK
G
n
Y
n
t
SU( EN )
t
H( EN )
A)使能模式
CLK
G
n
Y
n
t
SU( DIS )
t
H( DIS )
二)禁止模式
图1.启用和禁用模式相对于CLK ↓
2.5 V至3.3 V高性能时钟缓冲器
注意:本文档中的信息如有更改,恕不另行通知。
3 11